





**Bjarne Stroustrup: Morgan Stanley & Columbia Univ.**  
**2018 IEEE Computer Society Computer Pioneer Award**  
IEEE COMPSAC2018 Keynote & Award Ceremony



July 26, 2018, Keynote,  
Hitotsubashi Hall



July 25, 2018 Award Ceremony  
Rihga Royal Hotel Tokyo

# 215

International Conferences

12 Magazines

35 Journals

47 Total Publications

847,000+  
Articles in CSDL



**CHERRI M. PANCAKE**  
2018 ACM President  
Association for Computing Machinery  
Advancing Computing as a Science & Profession

**HIRONORI KASAHARA**  
2018 IEEE Computer Society President  
IEEE COMPUTER SOCIETY

6  
New Standards

230  
Active Standards

**IEEE754,  
802**

373,100+  
Community Members


12,000+  
Volunteers

615  
Committees/  
Boards

2,352+  
Meetings/  
Teleconferences

168  
Countries with CS Members

634  
Chapters



Search IEEE Quantum

Search

f X in G Join the Community Engage

Home About What's New Events Education Publications Podcasts Standards Working Groups

Home / About

## About

**IEEE Quantum Technical Community (QTC)** was an IEEE Future Directions initiative launched in 2019 that serves as IEEE's leading community for all quantum technologies. IEEE Quantum is supported by leadership and representation across IEEE Societies and OUs. The initiative has developed a project landscape of quantum technologies, identify challenges and opportunities, leverage and coordinate Quantum Initiative in the long-term.

## IEEE Quantum Steering Committee

<b>Initiative Co-Chairs</b>	Candace Culhane, Los Alamos National Laboratory
	Travis Humble, Oak Ridge National Laboratories
	Hausi Müller, University of Victoria
	Luu Nguyen, PsiQuantum
<b>Steering Committee</b>	Greg Byrd, NC State University
	Tom Conte, Georgia Tech
	Reena Dayal
	Kaveh Delfanazari, University of Glasgow
	Lajos Hanzo, University of Southampton
	Amr Helmy, University of Toronto
	Scott Koziol, Baylor University
	Bruce Kraemer, IEEE Standards Association
	Catherine McGeoch, D-Wave
	Oleg Mukhanov, Seeqc
	Elie Track, IEEE Council on Superconductivity
	Lia Yeh, University of Oxford
<b>Program Manager</b>	Kathy Grise, IEEE Future Directions

## Participating OUs



## Conferences

**IEEE Quantum Week 2023**  
 17-22 September 2023 in Bellevue, WA, USA  
 The 4th International Conference on Quantum Computing and Engineering (QCCE) is the leading multidisciplinary venue featuring quantum research, practice, applications, and training.  
 Visit the IEEE Quantum Week website to learn more.



## Current Events

Event	Dates	Location
100th European Conference on Applied Superconductivity (EMCAS2023)	3-7 September 2023	Bologna, Italy
IEEE Quantum Science and Engineering Education Conference	17-18 September 2023	Bellevue, WA, USA
IEEE Quantum Week 2023	17-22 September 2023	Bellevue, WA, USA
Big Q Hackathon - Quantum Computing Hackathon	29 September - 2 October 2023	Chicago, IL, USA
Super Computing (SC23)	12-17 November 2023	Denver, CO, USA

For previous conferences & workshops, please see Past Events.

## Quantum Science and Technology Hackathon

**IEEE Quantum Sponsorship Highlight: 2022 Quantum Science and Technology Hackathon**  
 IEEE Quantum is proud to have been a sponsor for the Quantum Science and Technology Hackathon 2022 (QSTH), running from August through the end of November 2022. The hackathon was based in India, but attracted participants from around the globe, making the event an international success. Read more about the goals, participants and winners of the event on IEEE Quantum's QSTH highlight page.  
[Learn more](#)

## IEEE WIE ILC 2022 Spotlight Session: Quantum Revolution Led by Women in Tech


**IEEE Women in Engineering International Leadership Conference**  
**Spotlight Session: Quantum Revolution Led by Women in Tech**  
 Take a journey into the technological revolution centered around Quantum. Learn how quantum computing has the potential to exceed classical computing capabilities. This panel of experts from academia, government, and industry share their perspectives and experiences on quantum computing and its impact and real world applications.

The panelists represent academia via Pranita Narsing, Harvard University, government via Candace Culhane, Los Alamos National Laboratory, and industry via Petya Lee, Honeywell Quantum Solutions, and Anna Matsuura, Intel Labs where their roles and organizations all contribute and play differently in their Research and Development environments. The quantum field is developing and expanding rapidly and thus needs engagement from a broader and more diverse community, with specific technical contributions, science education, and workforce development. The panelists provide a wide breadth and depth of insights from their experiences in this new field.  
 Watch on IEEE.tv

## 2021 IEEE Quantum Week

17-22 October 2021 | Virtual Event  
 IEEE Quantum Week 2021 received outstanding contributions from the international quantum community forming an exceptional program with exciting exhibits featuring technologies from quantum computers, sensors and research labs. QCCE21, the second IEEE International Conference on Quantum Computing and Engineering, provided over 300 hours of quantum and engineering programming featuring 10 world class keynote speakers, 17 workshops building futures, 29 community-building workshops, 48 technical papers, 20 executive posters, 18 stimulating panels, and 80+ of a Feather sessions.

## Quantum Talks



**Quantum Talks: Quantum Biology**  
 27 August 2023 | Virtual Event  
 Quantum Talks is a new online event that opens the field to quantum computing research topics, part of Quantum2023 activities and is brought to you in collaboration with IEEE Electrical and Electronic Engineers of the IEEE Quantum Technical Community.  
[Learn more](#)

## 2020 IEEE Quantum Week



12-16 October 2020 | Virtual Event  
 The inaugural 2020 IEEE Quantum Week Conference on Quantum Engineering (QCCE) was IEEE's first virtual event. The week of virtualized technical sessions, presentations, posters, and activities had the unique appeal of global challenges and opportunities with the quantum of [Learn more](#)

## IEEE Quantum Initiative Sessions at IEEE Rebooting Computing Week 2019



**2019 IEEE Workshop on Benchmarking Quantum Computational Devices and Systems**  
 A summary and spin-off series of talks on the topics of quantum computing and quantum computing technology workshops on benchmarking quantum computational devices and systems. The workshop is part of the IEEE Quantum Initiative Sessions at IEEE Rebooting Computing Week 2019.  
[View the summary](#)

## 2019 IEEE Quantum Education Summit



The IEEE Quantum Initiative organized an additional summit on 6 November 2019 in San Mateo, CA, USA, and an IEEE Quantum Education Summit on 7 November 2019 in San Mateo, CA, USA. The summit was a continuation of the 2019 IEEE International Conference on Quantum Computing and Engineering (QCCE2019).  
[View the agenda](#)

## 2019 IEEE Quantum Meeting



1-2 May 2019 | Gaithersburg, Maryland, USA  
 We explored the latest advancements in quantum technologies at the 2019 IEEE Quantum Meeting.  
[Read more](#)

## 2018 IEEE Quantum Computing Summit



30-31 August 2018 | Atlanta, GA, USA  
 Recent technical advances are driving rapid growth of interest and attention to quantum computing and activities that include quantum computing, the goal of this summit was to start discussions.  
[Read more](#)

Congratulations to @IllinoisCS' David J. Kuck on his 2024 @IEEEorg Frances E. Allen Medal, sponsored by @IBM, for pioneering work in vector and #ParallelComputer architecture, software, and compilers that enables many performance-sensitive applications: [bit.ly/IEEEAwards-Rec...](https://bit.ly/IEEEAwards-Rec...)

ポストを翻訳

← IEEE Awards **ポストする** IEEE

**DAVID J. KUCK**

**2024 IEEE FRANCES E. ALLEN MEDAL RECIPIENT**

Sponsored by **IBM**

#IEEEAwards



**IEEE Medal of Honor**

The IEEE Medal of Honor, established in 1917, is the highest IEEE award. It is presented when a candidate is identified as having made a particular contribution that forms a clearly exceptional addition to the science and technology of concern to IEEE.

Sponsor(s)



[See more](#)

Nomination Deadline

15 June

[Nominate](#)



**IEEE Frances E. Allen Medal**

The IEEE Frances E. Allen Medal was established in 2020 by the IEEE Board of Directors, and is named in honor of Frances E. Allen, computing pioneer in the compilers area and an IEEE and IBM Fellow.

Sponsor(s)



[See more](#)

Nomination Deadline

15 June

[Nominate](#)



**IEEE Alexander Graham Bell Medal**

The IEEE Alexander Graham Bell Medal was established in 1976 by the IEEE Board of Directors, in commemoration of the centennial of the telephone's invention, to provide recognition for outstanding contributions to telecommunications.

The invention of the telephone by Alexander Graham Bell in 1876 is a landmark event in the history of telecommunications.

Early Bird Registration and the Hotel Room block closes TODAY, 10 April. Be sure to register and book your room before 5PM EDT today. [REGISTER NOW](#)

world. As an individual, Bell himself exemplified the contributions that scientists and engineers have made to the betterment of mankind.

Sponsor(s)



Nomination Deadline

15 June

[Nominate](#)



**IEEE Edison Medal**

The motivation for most scientific and technological advances has been derived from man's imagination and his dedicated desire to achieve a better standard of living. Thomas Alva Edison was endowed with many of those qualities and characteristics, which are so necessary to bridge the gap between imagination and realization.

On 21 October 1879, Mr. Edison succeeded in producing the first practical incandescent electric light bulb—the beginning of modern illumination.

Twenty-five years later, on 11 February 1904, a group of Mr. Edison's friends and associates created a medal in his name to commemorate the achievements of a quarter of a century in the art of electric lighting. In their words, "The Edison Medal should, during the centuries to come, serve as an honorable incentive to scientists, engineers, and artisans to maintain by their works the high standard of accomplishment set by the illustrious man whose name and feats shall live while human intelligence continues to inhabit the world."

Early Bird Registration and the Hotel Room block closes TODAY, 10 April. Be sure to register and book your room before 5PM EDT today. [REGISTER NOW](#)

The IEEE Edison Medal has been presented since 1909.

Sponsor(s)



<https://corporate-awards.ieee.org/corporate-awards/>

# Recipients of the IEEE Medal of Honor

Prestigious IEEE Medal of Honor Prize: US \$2 Million

IEEE Medal of Honor



**NVIDIA設立者**  
Jensen Huang

*"For leadership in the development of graphics processing units and their application to scientific computing and artificial intelligence."*

(2012) Medal of Honor



John L. Hennessy

*"For pioneering the RISC processor architecture and for leadership in computer engineering and higher education."*

(2025) IEEE Medal of Honor



Henry Samueli

*"For pioneering research and commercialization of broadband communication and networking technologies, and promotion of STEM education."*

**Broadcom設立者**  
**/UCLA/UCI多額**  
**寄付支援**

(2011) Medal of Honor



**TSMC設立者**  
Morris Chang

*"For outstanding leadership in the semiconductor industry."*

(2024) IEEE Medal of Honor



**インターネットの父**  
Robert E. Kahn

*"For pioneering technical and leadership contributions in packet communication technologies and foundations of the Internet."*

(2008) Medal of Honor



**半導体ムーアの法則**  
Gordon E. Moore

*"For pioneering technical roles in integrated-circuit processing, and leadership in the development of MOS memory, the microprocessor computer and the semiconductor industry."*

## RISC: 年200億個(99%)以上のプロセッサ

マルチコアプロセッサ: スマホ, タブレット, IoTデバイス, 自動車制御, サーバ, スパコン等  
例: ARM, IBM Power, Renesas RH850, Infineon, SPARC, RISC V



64-bit  
iPhone 13  
2021



Launched September 14, 2021

Designed by Apple Inc.

Common manufacturer(s) : TSMC

Max. CPU clock rate to 3.23 GHz in iPhone 13 Pro

Technology node: 5 nm

6 Cores: 2 “Avalanche”高性能コア & 4 “Blizzard”省エネコア

Instruction set: A64, Transistors: 15 billion (15億個)

5 core GPU(s): Apple-designed GPU in iPhone 13


<https://www.apple.com/jp/shop/buy-iphone>

[https://en.wikipedia.org/wiki/Apple\\_A15](https://en.wikipedia.org/wiki/Apple_A15)

## 理研富岳スーパーコンピュータ 2020年6月から2021年11月まで世界No.1



<https://fugaku100kei.jp/fugaku/>



<https://www.r-ccs.riken.jp/en/fugaku/about/>

**RIKEN Center for Computational Science, Fujitsu (arm based processor)**

**Cores: 7,299,072; Memory: 4,866,048GB;**

**Processor: A64FX 48Cores, 2.2GHz**

**Interconnect: Tofu interconnect D**

**Linpack (Rmax) 415,530 TFlop/s;**

**Theoretical Peak (Rpeak): 513 PFLOPS**

**HPCG [TFlop/s] 13,366.4; Power: 28.3MW**

**48コア/チップ, 2.2GHz, 7 nm FinFET,**  
**約7百30万コア, 28MW**

**理論最高性能: 51京回浮動小数点演算/秒,**  
**2020年6月時点**

<https://japanese.engadget.com/arm-super-computer-fugaku-top-500-034015910.html>

# ACM チューリング賞 コンピュータ分野のノーベル賞

A.M. TURING CENTENARY CELEBRATION WEBCAST



**Prof. Yoshua Bengio**

モントリオール大学

2024年3月7日

大川賞授賞式

Okawa Prize

スタンフォード大前学長・  
Alphabet(Google親会社)会長

John L. Hennessy

2017 RISC:スマホ-スパコン

2016大川賞

## Turing Award > Winners

Jeffrey Ullman

2020 アルゴリズムと  
プログラミング言語



Geoffrey Hinton

2018 **2024ノーベル  
物理学賞**  
AI・ディープ・ラーニング



Alfred Aho

2020 アルゴリズムと  
プログラミング言語



Yoshua Bengio

2018 **2023大川賞**  
AI・ディープ・ラーニング



Tim Berners-Lee

2016 World Wide Web



ディズニー・アニメーション・  
スタジオ&ピクサーの元社長

Edwin Catmull アニメーションと  
3Dグラフィックス



トイ・ストーリー, モンスターズ・インク

Yann LeCun

2018 AI・ディープ・ラーニング  
カリフォルニア大バークレー  
名誉教授, ACM元会長



Whitfield Diffie

2015 公開鍵暗号



Pat Hanrahan

2019 アニメーションと  
3Dグラフィックス



David A Patterson

2017 RISC:スマホ-スパコン



Martin Hellman

2015 公開鍵暗号



# Hardware for Deep Learning

Hot Chips  
August 29, 2023


Bill Dally

Chief Scientist and SVP of Research, NVIDIA Corporation

Adjunct Professor of CS and EE, Stanford




## Cost of Operations




Energy numbers are from Mark Horowitz "Computing's Energy Problem (and what we can do about it)", ISSCC 2014  
Area numbers are from synthesized result using Design Compiler under TSMC 45nm tech node. FP units used DesignWare Library.

## Single-Chip Inference Performance - 1000X in 10 years



## The Importance of Staying Local



# Wormhole Routing: Prof. Bill Dally

THE WHITE HOUSE



PRESIDENT'S COUNCIL OF ADVISORS ON SCIENCE AND TECHNOLOGY

## WILLIAM DALLY, PHD

CHIEF SCIENTIST AND SENIOR VICE PRESIDENT FOR RESEARCH AT  
NVIDIA

<https://www.whitehouse.gov/pcast/members/william-dally/>

Former Chair of Stanford University's computer science department



# Amazon buys nuclear-powered data center from Talen

Thu, Mar 7, 2024, 10:01PM | Nuclear News



Susquehanna nuclear plant in Salem Township, Penn., along with the data center in foreground. (Photo: Talen Energy)

Talen Energy announced its sale of a 960-megawatt data center campus to cloud service provider Amazon Web Services (AWS), a subsidiary of Amazon, for \$650 million.

The data center, Cumulus Data Assets, sits on a 1,200-acre campus in Pennsylvania and is directly powered by the adjacent Susquehanna Steam Electric Station, which generates 2.5 gigawatts of power.



## Laramie County approves construction of what could become the largest data center in US

Wyoming is poised to become an **artificial-intelligence powerhouse** after Laramie County commissioners earlier this month unanimously voted to move forward with the construction of a 1.8 gigawatt data center designed to eventually **scale up to 10 gigawatts**, which would be the largest single AI campus in the U.S.

January 20, 2026

# Self Driving Cars (自動運転)

## NVIDIA DRIVE AGX Thor Development Platform


December 2025

Deep Learning (多層ニューラルネット)  
推論 (Reasoning)

## Spec Overview


### DRIVE Developer Kit Roadmap

Leaps in performance



Components		
Thor SoC	GPU	Integrated Blackwell CUDA Tensor Core GPU
	Accelerators	Programmable Vision Accelerator (PVA) Optical Flow Accelerator (OFA)
	CPU	ARM Neoverse V3AE, Arm64 (v9.2-A), SMP
Safety MCU		Renesas U2A16
Storage		256 GB UFS
Power Supply		Built-In
Vehicle Wiring Harness		Additional Accessory

### NVIDIA Blackwell アーキテクチャ



TSMC 4NP プロセス


**DRIVE AGX Thor DevKit**  
DriveOS—Automotive System Software  
Auto-grade Silicon and IO  
Up to 1000 INT8 TOPS | 350 W



General access target Q4 2025  
[Buy Now](#)




Performance	
DL Inference	Up to 1,000 INT8 TOPS   2,000 FP4 FLOPS
Memory Bandwidth	273 GB/s
System RAM	64 GB LPDDR5X at 4266 MHz

Operating Parameters	
Temperature	0 to 35°C (SKU10)   0 to 45°C (SKU12)
System Power	350 W
Voltage	9 V to 16 V (Static), 7 V to 32 V (Transient)



<https://www.nvidia.com/ja-jp/data-center/technologies/blackwell-architecture/>

# IEEE Seymour Cray Award: Google Norman Jouppi



# ACM/IEEE ISCA'25 Super Panel, June 22, 2025 @ Waseda



ACM SIGARCH



**Special Invited Talk on Sunday**  
**Time: 3:30 PM - 4:30 PM, June 22<sup>nd</sup> JST**  
**Venue: Okuma Auditorium, Waseda University**  
**Speaker: Prof. Yale Patt (UT Austin)**  
**Title: "Solving the Sustainability Problem -- What must come first. ...and 2<sup>nd</sup>. ...and 3<sup>rd</sup>."**

**Dejan Milojicic**  
HPE (Moderator)

**Wen-Mei Hwu**  
NVIDIA

**Norm Jouppi**  
Google

**Hironori Kasahara**  
Waseda Univ.

**Yale Patt**  
UT Austin

**Guri Sohi**  
Wisconsin Univ.


**Carole-Jean Wu**  
Meta

**Special Panel on "Sustainable Computer Architecture"**  
**Time: 4:45 PM - 6:15 PM, June 22<sup>nd</sup> JST**  
**Venue: Okuma Auditorium, Waseda University**



**General Co-Chairs**  
**Prof. Jean-Luc Gaudiot (U. California, Irvine)**  
**Prof. Hironori Kasahara (Waseda U.)**



Rank	System	Cores	Rmax (PFlop/s)	Rpeak (PFlop/s)	Power (kW)
1	<b>El Capitan</b> - HPE Cray EX255a, AMD 4th Gen EPYC 24C 1.8GHz, AMD Instinct MI300A, Slingshot-11, TOSS, HPE DOE/NNSA/LLNL United States	11,340,000	1,809.00	2,821.10	29,685
			<a href="https://computing.llnl.gov/livermore-computing/road-to-el-capitan">https://computing.llnl.gov/livermore-computing/road-to-el-capitan</a>		
2	<b>Frontier</b> - HPE Cray EX235a, AMD Optimized 3rd Generation EPYC 64C 2GHz, AMD Instinct MI250X, Slingshot-11, HPE Cray OS, HPE DOE/SC/Oak Ridge National Laboratory United States	9,066,176	1,353.00	2,055.72	24,607
3	<b>Aurora</b> - HPE Cray EX - Intel Exascale Compute Blade, Xeon CPU Max 9470 52C 2.4GHz, Intel Data Center GPU Max, Slingshot-11, Intel DOE/SC/Argonne National Laboratory United States	9,264,128	1,012.00	1,980.01	38,698
4	<b>JUPITER Booster</b> - BullSequana XH3000, GH Superchip 72C 3GHz, NVIDIA GH200 Superchip, Quad-Rail NVIDIA InfiniBand NDR200, RedHat Enterprise Linux, EVIDEN EuroHPC/FZJ Germany	4,801,344	1,000.00	1,226.28	15,794
5	<b>Eagle</b> - Microsoft NDv5, Xeon Platinum 8480C 48C 2GHz, NVIDIA H100, NVIDIA Infiniband NDR, Microsoft Azure Microsoft Azure United States	2,073,600	561.20	846.84	
6	<b>HPC6</b> - HPE Cray EX235a, AMD Optimized 3rd Generation EPYC 64C 2GHz, AMD Instinct MI250X, Slingshot-11, RHEL 8.9, HPE Eni S.p.A. Italy	3,143,520	477.90	606.97	8,461
7	<b>Supercomputer Fugaku</b> - Supercomputer Fugaku, A64FX 48C 2.2GHz, Tofu interconnect D, Fujitsu RIKEN Center for Computational Science Japan	7,630,848	442.01	537.21	29,899

# Frontier Overview

Built by HPE

Powered by AMD

## Extraordinary Engineering



### Olympus rack


- 128 AMD nodes
- 8,000 lbs
- Supports 400 KW

### AMD node

- 1 AMD “Trento” CPU
- 4 AMD MI250X GPUs
- 512 GiB DDR4 memory on CPU
- 512 GiB HBM2e total per node (128 GiB HBM per GPU)
- Coherent memory across the node
- 4 TB NVM
- GPUs & CPU fully connected with AMD Infinity Fabric
- 4 Cassini NICs, 100 GB/s network BW


### System

- 2.0 EF Peak DP FLOPS
- 74 compute racks
- 29 MW Power Consumption
- 9,408 nodes
- 9.2 PiB memory (4.6 PiB HBM, 4.6 PiB DDR4)
- Cray Slingshot network with dragonfly topology
- 37 PB Node Local Storage
- 716 PB Center-wide storage
- 4,000 ft<sup>2</sup> footprint



### Compute blade

- 2 AMD nodes





All water cooled, even DIMMS and NICs

# What is a Dragonfly topology?

- A set of groups that are connected all-to-all
  - Every group has one or more links to every other group

Another view of a Dragonfly Topology

- A group of endpoints connected to switches that are connected all-to-all
- A set of groups that are connected all-to-all



**Technology-Driven, Highly-Scalable Dragonfly Topology\***


<p><b>John Kim</b> Northwestern University Evanston, IL 60208 jjk12@northwestern.edu</p>	<p><b>William J. Dally</b> Stanford University Stanford, CA 94305 dally@stanford.edu</p>	<p><b>Steve Scott</b> Cray Inc. Chippewa Falls, WI 54729 sscott@cray.com</p>	<p><b>Dennis Abts</b> Google Inc. dabts@google.com</p>
--	--	--	--

IEEE computer society 1063-6897/08 \$25.00 © 2008 IEEE DOI 10.1109/ISCA.2008.19

# AMD Chiplet for 64 cores: Zen2

Processor Chiplet 7nm, Memory Chiplet: 12nm

## Technology-optimized Chiplet Organization



# AMD Next Generation "Zen 4" Core and 4th Gen AMD EPYC™ 9004 Server CPU


**Kai Troester**

AMD Fellow Silicon Design Engineer  
"Zen 4" Lead Architect


**Ravi Bhargava**

AMD Senior Fellow  
"Zen 4" EPYC™ Performance Architect

Hot Chips 2023




## "Zen 4" Improves on Successful "Zen 3" Microarchitecture



## "Zen 4c" Doubles Cores Per Compute Die

"Zen 4" CCD



"Zen 4c" CCD

5nm




Cores	8	16
L2 cache/core	1 MB	1 MB
L3 cache/core	4 MB	2 MB

# ムーアの法則の終焉

ムーアの法則(Moore's law): インテル創業者の一人であるゴードン・ムーア (**Gordon E. Moore: IEEE Computer Pioneer Award**)が、1965年の論文で提唱した「半導体の集積率は18か月で2倍になる」という経験則。

**コンピュータの高性能化と低消費電力化にはマルチコアが必須**



$$\text{Power} \propto \text{Frequency} * \text{Voltage}^2$$

➔ (Voltage  $\propto$  Frequency)

$$\text{Power} \propto \text{Frequency}^3$$

周波数 Frequency を 1/4 にすると  
(Ex. 4GHz  $\rightarrow$  1GHz),

消費電力は **1/64** に削減

性能は **1/4** に低下 .

<マルチコア>

8cores をチップに集積すると,

電力は 依然 1/8 で 性能 は 2倍 向上


IEEE ISSCC08: Paper No. 4.5,  
M.ITO, ... and H. Kasahara,  
“An 8640 MIPS SoC with  
Independent Power-off Control of 8  
CPUs and 8 RAMs by an Automatic  
Parallelizing Compiler”

# The First Compiler Codesigned Multiprocessor

## OSCAR (Optimally Scheduled Advanced Multiprocessor) in 1987



AMD29325 32-bit Floating-point unit



Hierarchical Group Barrier Synchronization Hardware

H. Kasahara, "OSCAR Fortran Multigrain Compiler", Stanford University, Hosted by Professor John L. Hennessy and Professor Monica Lam, May. 15. 1995.

# 笠原博徳が設計・開発に参加した3つの世界No.1 スーパーコンピュータ “NWT: 数値風洞”, “Earth Simulator: 地球シミュレータ”, and “K: 京”

日本スパコンの父

三好甫氏

航空宇宙技術研究所


早稲田大学数学卒

Father of Japanese  
Supercomputer


Mr. Hajime Miyoshi,

Waseda Alumnus,

Leader of NWT,  
Earth Simulator



**NWT: 数値風洞**  
**(Numerical Wind Tunnel),**  
**1993, 1.68GFLOPS**  
**<Fujitsu VPP 500, 5000>**





**Earth Simulator,**  
**2002**

**40 TFLOPS Peak (40\*10<sup>12</sup>)**  
**35.6 TFLOPS Linpack**  
**3.2MW**

**K「京」,**  
**2011**

**10PFLOPS**  
**11.3MW**



# Earth Simulator(地球シミュレータ)

(<http://www.es.jamstec.go.jp/>)

- Earth Environmental simulation like Global Warming, El Nino, Plate Movement for the all lives onr this planet.
- Developed in Mar. 2002 by STA (MEXT) and NEC with 400 M\$ investment under Dr. Miyoshi's direction.

(Dr. Miyoshi, who led NWT (VPP500) and ES (SX6) projects, passed away in Nov. 2001. just before the completion of the ES.)

New York Times誌：スプートニク (Sputnik) ショックにも匹敵する  
コンピュータ(Computenik)ショックとの記事が掲載



Mr. Hajime Miyoshi  
三好甫氏

Image of Earth Simulator

4 Tennis Courts


Peak 40 TFLOPS ( $40 \times 10^{12}$ )

LINPACK:35.86TFLOPS

<No.1> 2002 Jun- 2004 Jun

<No.2> ASCI-Q: 7.73TFLOPS

<https://top500.org/lists/top500/2002/06/>



# Riken “K”京 : 当初計画<2012年 1京回浮動小数点演算毎秒>

## TOP 1 in 2011 June & Nov

June 2011: Linpack: 8.16 PFLOPS

No. of CPU: 548,352


Peak: 8,77 PFLOPS

Nov. 2011: Linpack: 10.51 PFLOPS

(1.051京回浮動小数点演算毎秒)

No. of CPU: 705,024

Peak: 11.28 PFLOPS




## TOP500 LIST - JUNE 2012

Rank	System	Cores	Rmax (TFlop/s)	Rpeak (TFlop/s)	Power (kW)
1	<u>Sequoia - BlueGene/Q, Power BQC 16C</u> <u>1.60 GHz, Custom, IBM</u> <u>DOE/NNSA/LLNL</u> United States	1,572,864	16,324.75	20,132.66	7,890
2	<u>K computer, SPARC64 VIIIfx 2.0GHz, Tofu</u> <u>interconnect, Fujitsu</u> <u>RIKEN Advanced Institute for</u> <u>Computational Science [AICS]</u> Japan	705,024	10,510.00	11,280.38	12,660

<https://top500.org/lists/top500/list/2012/06/>


# Fugaku A64FX

TSMCの7 nm CMOS Process



HBM2 : High Bandwidth Memory 2



SVE (Scalable Vector Extension): 2 Floating Units (FLA/FLB):  
 512 bit SIMD, Multiply & Add operations/ Cycle,  
 1,536 Double Precision Floating Operations Per Cycle on a chip



12 Cores +  
1 Assistant  
core

<https://www.computer.org/csdl/magazine/mi/2022/02/09658212/1zw1njCTTeU>

## Memory Architecture of A64FX CPU: Tag Directory based CC-NUMA



A64FXパイプライン  
Pipeline in A64FX

# 世界をリードするマルチコア用コンパイラ技術

## OSCARコンパイラの世界唯一技術

### 1. マルチグレイン並列化(全ての並列性を利用)




- 粗粒度タスク並列化、ループ並列化、近細粒度並列化によりプログラム全域の並列性を利用するマルチグレイン並列化機能により、従来の命令レベル並列性より大きな並列性を抽出し、複数マルチコアで速度向上

### 2. プログラム全域にわたるメモリ利用最適化

- コンパイラによるローカルメモリへのデータ分割配置、DMAコントローラによるタスク実行とオーバーラップしたデータ転送によりメモリアクセス・データ転送オーバーヘッド最小化

### 3. プロセッサ・メモリ・ネットワーク等の停止・動作速度制御による自動省エネ

- コンパイラによる低消費電力制御機能を用いたアプリケーション内でのきめ細かい周波数・電圧制御・電源遮断により消費電力低減



# 総合科学技術会議(平成20年4月10日)での NEDOリアルタイム情報家電用マルチコアチップ(笠原リーダー)・デモの様子

<http://www8.cao.go.jp/cstp/gaiyo/honkaigi/74index.html>

第74回総合科学技術会議【平成20年4月10日】 2008年



第74回総合科学技術会議の様子(1)



第74回総合科学技術会議の様子(2)



第74回総合科学技術会議の様子(3)




第74回総合科学技術会議の様子(4)

1985年よりコンパイラ (ソフト)  
・アーキテクチャ (ハード) 協調  
設計マルチプロセッサの研究


core multicore RP1 (2007), 8 core multicore RP2 (2008)  
and 15 core Heterogeneous multicore RPX (2010)  
developed in NEDO Projects with Hitachi and Renesas

RP-1 (ISSCC2007 #5.3)	RP-2(ISSCC2008 #4.5)	RP-X(ISSCC2010 #5.3)
90nm, 8-layer, triple-Vth, CMOS	90nm, 8-layer, triple-Vth, CMOS	45nm, 8-layer, triple-Vth, CMOS
97.6 mm <sup>2</sup> (9.88 x 9.88 mm)	104.8 mm <sup>2</sup> (10.61 x 9.88 mm)	153.8 mm <sup>2</sup> (12.4 x 12.4 mm)
1.0V (internal), 1.8/3.3V (I/O)	1.0-1.4V (internal), 1.8/3.3V (I/O)	1.0-1.2V (internal), 1.2-3.3V (I/O)
600MHz, 4.32 GIPS, 16.8 GFLOPS	600MHz, 8.64 GIPS, 33.6 GFLOPS	648MHz, 13.7GIPS, 115GOPS, 36.2GFLOPS
11.4 GOPSW(32b換算)	18.3 GOPSW(32b換算)	37.3 GOPSW(32b換算)

# 経済産業省/NEDOプロジェクトにて、早稲田大学・日立製作所・ルネサスエレクトロニクスが共同開発した 世界初のコンパイラ協調型グリーンマルチコア RP2 チップ



自動車、スマートホン、データセンター、サーバ等汎用的マルチコアチップとして開発。  
各プロセッサ、メモリモジュール等の、周波数電圧制御、電力遮断制御をコンパイラが行うことを可能とした



LCPG: Local clock pulse generator  
 PCR: Power Control Register  
 CCN/BAR: Cache controller/Barrier Register  
 URAM: User RAM (Distributed Shared Memory)

Off-chip Shared Memory: DDR2 control  
 On-chip Shared Memory: SRAM control, DMA control


IEEE ISSCC08: Paper No. 4.5, M.I.T.O, ... and H. Kasahara, "An 8640 MIPS SoC with Independent Power-off Control of 8 CPUs and 8 RAMs by an Automatic Parallelizing Compiler"

# 太陽光電力で動作する情報機器


コンピュータの消費電力をHW&SW協調で低減。電源喪失時でも動作することが可能。

リアルタイムMPEG2デコードを、8コアホモジニアスマルチコアRP2上で、消費電力1/4に削減

世界唯一の差別化技術



太陽電池で駆動可



# 実施場所: グリーン・コンピューティング・システム研究開発センター

2011年4月13日竣工, 2011年5月13日開所

経済産業省「2009年度産業技術研究開発施設整備費補助金」  
先端イノベーション拠点整備事業

## <目標>

太陽電池で駆動可能で

冷却ファンが不要な

超低消費電力・高性能マルチコア/  
メニーコアプロセッサ\*のハードウェア、  
ソフトウェア、応用技術の研究開発

\*1チップ上に多数のプロセッサコアを  
集積する次世代マルチコアプロセッサ

## <産学連携>

日立, 富士通, ルネサス, NEC, トヨタ,  
デンソー, オリンパス, NSITEX, 三菱電機,  
オスカーテクノロジ等

## <波及効果>

超低消費電力メニーコア


➢ CO<sub>2</sub>排出量削減

➢ サーバ国際競争力強化

➢ 我が国の産業利益を支える

情報家電, 自動車等の高付加価値化



Rank	System	Cores	Rmax (PFlop/s)	Rpeak (PFlop/s)	Power (kW)
1	<b>El Capitan</b> - HPE Cray EX255a, AMD 4th Gen EPYC 24C 1.8GHz, AMD Instinct MI300A, Slingshot-11, TOSS, HPE DOE/NNSA/LLNL United States	11,340,000	1,809.00	2,821.10	29,685
			<a href="https://computing.llnl.gov/livermore-computing/road-to-el-capitan">https://computing.llnl.gov/livermore-computing/road-to-el-capitan</a>		
2	<b>Frontier</b> - HPE Cray EX235a, AMD Optimized 3rd Generation EPYC 64C 2GHz, AMD Instinct MI250X, Slingshot-11, HPE Cray OS, HPE DOE/SC/Oak Ridge National Laboratory United States	9,066,176	1,353.00	2,055.72	24,607
3	<b>Aurora</b> - HPE Cray EX - Intel Exascale Compute Blade, Xeon CPU Max 9470 52C 2.4GHz, Intel Data Center GPU Max, Slingshot-11, Intel DOE/SC/Argonne National Laboratory United States	9,264,128	1,012.00	1,980.01	38,698
4	<b>JUPITER Booster</b> - BullSequana XH3000, GH Superchip 72C 3GHz, NVIDIA GH200 Superchip, Quad-Rail NVIDIA InfiniBand NDR200, RedHat Enterprise Linux, EVIDEN EuroHPC/FZJ Germany	4,801,344	1,000.00	1,226.28	15,794
5	<b>Eagle</b> - Microsoft NDv5, Xeon Platinum 8480C 48C 2GHz, NVIDIA H100, NVIDIA Infiniband NDR, Microsoft Azure Microsoft Azure United States	2,073,600	561.20	846.84	
6	<b>HPC6</b> - HPE Cray EX235a, AMD Optimized 3rd Generation EPYC 64C 2GHz, AMD Instinct MI250X, Slingshot-11, RHEL 8.9, HPE Eni S.p.A. Italy	3,143,520	477.90	606.97	8,461
7	<b>Supercomputer Fugaku</b> - Supercomputer Fugaku, A64FX 48C 2.2GHz, Tofu interconnect D, Fujitsu RIKEN Center for Computational Science Japan	7,630,848	442.01	537.21	29,899


# Parallel Soft is important for scalable performance of multicore (LCPC2015)

- Just more cores don't give us speedup
- Development cost and period of parallel software are getting a bottleneck of development of embedded systems, eg. IoT, Automobile

Earthquake wave propagation simulation GMS developed by National Research Institute for Earth Science and Disaster Resilience (NIED)



Fujitsu M9000 SPARC Multicore Server





**OSCAR Compiler gives us 211 times speedup with 128 cores**

**Commercial compiler gives us 0.9 times speedup with 128 cores (slow-downed against 1 core)**


- Automatic parallelizing compiler available on the market gave us no speedup against execution time on 1 core on 64 cores
  - Execution time with 128 cores was slower than 1 core (0.9 times speedup)
- Advanced OSCAR parallelizing compiler gave us 211 times speedup with 128cores against execution time with 1 core using commercial compiler
  - OSCAR compiler gave us 2.1 times speedup on 1 core against commercial compiler by global cache optimization

# 110 Times Speedup against the Sequential Processing for GMS Earthquake Wave Propagation Simulation on Hitachi SR16000

(Power7 Based 128 Core Linux SMP) (LCPC2015)



First touch for distributed shared memory and cache optimization over loops are important for scalable speedup



Green Computing Research Center Project

スーパーテクニカルサーバ「SR16000 Model VM1」

Kawahara & Kimura Laboratory

Architecture: SMP (Symmetric Multiprocessor)  
 CPU: POWER7 (8.00GHz) x 128Core  
 Memory: 1024GB  
 Peak Performance: 8.37E09S  
 Performance/Watt: 236.88Mflops/W  
 OS: Red Hat Enterprise Linux 6

【用途】  
 ・並列化コンパイラ開発  
 ・並列電算メモリアクセス  
 ・最上水準性能を用いたグリーンコンピューティング  
 ・災害シミュレーション




【Purpose】  
 ・Parallelizing compiler development  
 ・Development of low power manycore processor  
 ・Green Computing by rooftop solar power  
 ・Disaster Simulation

HITACHI WASEDA Univ.

# Performance on Multicore Server for Latest Cancer Treatment Using Heavy Particle (Proton, Carbon Ion)

327 times speedup on 144 cores

Hitachi 144cores SMP Blade Server BS500:  
Xeon E7-8890 V3(2.5GHz 18core/chip) x8 chip



- Original sequential execution time 2948 sec (50 minutes) using GCC was reduced to 9 sec with 144 cores (327.6 times speedup)
- Reduction of treatment cost and reservation waiting period is expected

日本乗用車のエンジン制御計算をデンソー2コアECU上で、1.95倍の速度向上に成功。(見神、梅田)

欧州自動車エンジン制御計算をインフィニオン2コアプロセッサ上で8.7倍の高速化に成功。



## 並列化技術は液体水素あるいはアンモニア・エンジン制御にも使用可能

### Engine Control by multicore with Denso

Though so far parallel processing of the engine control on multicore has been very difficult, Denso and Waseda succeeded 1.95 times speedup on 2core V850 multicore processor.



### Automatic Parallelization of an Engine Control C Program with 400 thousands lines on AUTOSAR on 2 cores of Infineon AURIX TC277

- Hard real-time automobile engine control by multicore using local memories
- Millions of lines C codes consisting conditional branches and basic blocks



### Infineon AURIX TC277

- Abbreviations:
- PCACHE: Program Cache
  - DCACHE: Data Cache
  - DSPR: Data Scratch-Pad RAM
  - PSPR: Program Scratch-Pad RAM
  - BROM: Boot ROM
  - PFlash: Program Flash
  - DFlash: Data Flash (EEPROM)
  - S : SRI Slave Interface
  - M : SRI Master Interface



# 世界をリードするマルチコア用コンパイラ技術

## OSCARコンパイラの世界唯一技術

### 1. マルチグレイン並列化(全ての並列性を利用)




- 粗粒度タスク並列化、ループ並列化、近細粒度並列化によりプログラム全域の並列性を利用する マルチグレイン並列化機能により、従来の命令レベル並列性より大きな並列性を抽出し、複数マルチコアで速度向上

### 2. プログラム全域にわたるメモリ利用最適化


- コンパイラによる ローカルメモリへのデータ分割配置、DMAコントローラによるタスク実行とオーバーラップしたデータ転送によりメモリアクセス・データ転送オーバーヘッド最小化

### 3. プロセッサ・メモリ・ネットワーク等の停止・動作速度制御による自動省エネ

- コンパイラによる 低消費電力制御機能を用いたアプリケーション内での きめ細かい周波数・電圧制御・電源遮断により消費電力低減




# An Image of Static Schedule for Heterogeneous Multi-core with Data Transfer Overlapping and Power Control



# Speedups & Power Reduction on RP-X Heterogeneous Multicore with 8 CPUs and 4 DRPs

33 Times Speedup Using OSCAR Compiler and API on Renesas RP-X with 8 CPUs & 4 DRP Accelerators  
(Optical Flow with a hand-tuned library)



Power Reduction in a real-time execution controlled by OSCAR Compiler and OSCAR API on RP-X  
(Optical Flow with a hand-tuned library)



Without Power Reduction

70% of power reduction

With Power Reduction by OSCAR Compiler

Average: 1.76[W]

Average: 0.54[W]




1cycle : 33[ms]  
→30[fps]

# Androidスマートフォン上での電力削減

[http://www.youtube.com/channel/UCS43INYEIkC8i\\_KIgfZYQBQ](http://www.youtube.com/channel/UCS43INYEIkC8i_KIgfZYQBQ)


週1回以下の充電,さらには  
太陽光充電を目指して



<世界初>

- 3PE電力制御なしと3PE電力制御ありで電力を最大**1/7**に削減
- 1PE電力制御なしと3PE電力制御ありで電力を**1/3**に削減

# Automatic Power Reduction of OpenCV Face Detection on big.LITTLE ARM Processor



## • ODROID-XU3

■ Cortex-A7 ■ Cortex-A15

### • Samsung Exynos 5422 Processor

- 4x Cortex-A15 2.0GHz, 4x Cortex-A7 1.4GHz big.LITTLE Architecture
- 2GB LPDDR3 RAM
- Frequency can be changed by each cluster unit

開催概要

プログラム

登壇者紹介

申込方法

# 未来の博士フェス 2025

～ 知の挑戦者たちへ ～ 未来を拓く博士のカ～

## 2025.9.4 Thu

10:00～18:00 (開場 9:30)

会場：一橋大学一橋講堂 (東京都千代田区一ツ橋 2-1-2)

開催形式：会場開催＋一部オンライン配信 (YouTube Live)

博士を大事にする企業ベテランコンテスト

スポンサー企業

- Asahi Group
- HITACHI
- Beyond Next Ventures
- FUJITSU
- MIZUHO
- 三菱商事

ブース出展企業



- Acaaric
- Coop-j Consortium
- AGC
- AeroEdge
- SHIONOGI
- SHIMADZU
- 大和証券
- Beyond Next Ventures
- FUJITSU
- ランドブレイン株式会社
- Leave a Nest

### ポスター発表学生 (132件：内九州10件)

110	九州工業大学	工学部
111	九州工業大学	情報工学部
112	九州大学	工学部
113	九州大学	人間環境学部
114	北九州市立大学	国際環境工学研究科
115	長崎大学	工学研究科
116	熊本大学	薬学教育部
117	熊本大学	自然科学教育部
118	鹿屋体育大学	体育学研究科
132	長崎大学	総合生産科学研究科

### ショートプレゼンテーション

<p>横浜国立大学 国際社会科学部 博士後期課程2年 阿部 未来</p> <p>気象防災と地球環境変化に関心をもち、法学と気象学を学ぶ。慶應義塾大学法学部在学中に気象学修士資格を取得。現大大学院で気象制御技術のELSIというテーマに出会う。新興技術が安全に研究開発、社会実装されるためのルール形成や、意見が二分化するような社会課題に対する合意形成のあり方に関心を持つ。</p>	<p>立命館大学 理工学研究科 博士後期課程1年 井上 晴菜</p> <p>立命館大学工学部理工学修士課程で、住居と行政が関わるまちづくりの支援の研究をしている。3D都市モデルやVRを活用し、地味な声を出して研究化。山口県北州市での実地調査も行っている。趣味はボクシングとTRの習得を続けること。</p>
<p>東京国立大学 理学研究科 博士後期課程2年 谷崎 文</p> <p>2018年東京国立大学入学。生命科学を専攻し、現在は博士後期課程でムカデではない「生物コムカデ」の分類や移動性の解明に取り組み、やってみることが趣味で、研究では市民科学との連携や3Dプリンターを活用した効率化や、研究では顕示演説による教育普及等をやってみている。座右の銘は「無常行」。</p>	<p>金沢大学 自然科学研究科 博士後期課程3年 下茂 梨乃</p> <p>金沢大学工学部自然システム学卒業後、同大学院自然科学研究科で修士学位を取得。博士進学時に大学フェローシップ創設事業に採択され、2年度以降はSPRINGの支援を受ける。属性転換を用いた細胞オルガスタの配置機構を修士課程から研究、昨年、国際学会でポスター賞を受賞。趣味は博物館と美術館を巡ること。</p>
<p>奈良先端科学技術大学院大学 先端科学研究科 博士後期課程2年 永島 博弘</p> <p>関西大学生命工学部を卒業後、地元農協に勤務し、多くの農家との交流を通じて植物免疫を主とした農学研究に興味を持つ。退職後に奈良先端大へ入学し、修士課程を経て現在は博士後期課程在学中。イネと共生細菌の相互作用を研究しながら持続的農業への応用を目指す。趣味はバドミントンと釣りの。最近では山登りにも挑戦中。</p>	<p>山口大学 大学院環境科学研究科 博士後期課程3年 比嘉 南斗</p> <p>物質工学を専攻後、心理学を専攻し臨床心理士と公認心理師の資格を取得。現在の専門は高分子機能材料。新時代の水酸化技術を持つモザイク有機電解の研究開発に取り組み、好きな映画「インセプション」、好きな作品「フイナプJARMY」の好きな言葉「あなたの影は明日は明日の風が吹く」。家庭に妻×6(長3、長2、ハチレ1)。</p>
<p>横浜バイオテクノロジー株式会社 取締役研究開発 部長 小倉 重江子</p> <p>2009年、横浜国立大学にて博士(環境学)取得。専門は植物細胞工学・植物遺伝学。2014年「科学と社会を繋ぐ仕組み」を目標に、大見ベンチャー一橋バイオテクノロジー株式会社の設立に参加。2019年、横浜ビジネスのトップリーダー賞受賞。現在は多様なパートナーと協働し、新たな価値創出に取り組む。</p>	<p>早稲田大学理工学術院 教授 SPRING/BOJST委員 長 笠原 博徳</p> <p>1985年早稲田大学博士課程修了(工学博士)。カリフォルニア大学バークレー校訪問学者。学歴第一回特別研究員。1986年早稲田大学専任講師。1988年助教。1997年教授。1999-1999年ソニー大学スーパーコンピュータセンター研究開発センター(CSRO)訪問学者。2018年IEEE Computer Society 北米以外からの会長。2019-22年早稲田大学総長。2023年SPRING委員、IFAC World Congress 1887年一回Young Author Prize、IEEE Life Fellow。科学技術分野の文部科学大臣表彰、情報知学功績賞受賞者。</p>



## (参考)スタートアップ・エコシステム形成に向けた主な取組

- 第6期科学技術・イノベーション基本計画（令和3年3月26日閣議決定）に基づき、イノベーションを創出するスタートアップが続々と生まれ、大きく育つエコシステムの形成が不可欠。
- 「スタートアップ育成5か年計画」に基づき、SBIR制度を通じた研究開発型スタートアップに対する徹底支援、拠点都市への支援やグローバル・スタートアップ・キャンパス構想の具体化を通じたスタートアップ・エコシステム形成を推進。

### SBIR (Small/Startup Business Innovation Research) 制度の抜本拡充

かつて公共調達を見据えた中小企業の技術開発支援であったSBIR (Small/Startup Business Innovation Research) 制度を、スタートアップに対する研究開発支援に移行。  
同制度に基づく「指定補助金等」の対象・規模を抜本拡充。



#### 【フェーズ3における主な技術実証プロジェクト】



### グローバル・スタートアップ・キャンパス (GSC) 構想の推進

海外のトップ大学等と連携しつつ、東京都心(目黒・渋谷)に、世界への“窓”となるフラッグシップ拠点を創設。国内外より、スタートアップを目指した優秀な研究者等の呼び込み、起業家育成、共同研究などを通じて、世界に挑戦するスタートアップを創出。



### スタートアップ・エコシステム拠点8都市の支援

政府は、スタートアップ・エコシステム拠点8都市を集中支援。  
GSCを日本各地のスタートアップ・エコシステムとの結節点として、日本全体に、世界に比肩するスタートアップ・エコシステムを形成。



九州沖縄エリア：PARKS（主幹機関九州大学・九州工業大学）

# 大学から見たオープン・イノベーション・エコシステム

## 大学

### 研究活性化

- 博士学生支援(社会ニーズを理解した人材の育成:  
授業料・生活費支援: Stipend) **JST SPRING**
- トップ論文誌・国際会議掲載支援
- 研究者インセンティブ: 報奨・講義軽減
- 競争領域産学連携研究スペースの提供
- トップ研究者の雇用

### 産学連携推進

- ワンストップ窓口
- 知財創出支援: 特許申請・審査(欧州400万円/件)
- 知財活用支援: ライセンシング
- 産業界とのマッチング支援(WOI開催含む)
- シーズ技術紹介(広報)
- ニーズ解決に向けた学内チーム構築
- 契約支援(見積, 学生含むNDA・知財)
- 研究費管理・研究倫理講座受講支援

### ベンチャー創出・育成

#### (JST D-Global, SBIR, スタエコ)

- ファンド紹介・独自ファンド
- 知財ライセンス: 現金・転換社債型  
新株予約権付社債・株・新株予約権等
- チーム(経営・経理・会計・法律人材)紹介
- アクセラレーション(バリュアアップ・マッチング)支援
- シリコンバレー等世界との協力

世界に有用な高付加価値  
製品・サービス

### 産学連携研究

教員・大学院生・  
産業界技術者・研究者参加  
産業界からのニーズに基づく  
未知問題解決・実用化に挑む

高度人材

共同開発技術・知財

信頼・協力  
マッチング

新技術

### 産業界

産学連携競争領域研究  
開発・実用化  
ビジネスモデル構築  
(標準化含め)

大学発ベンチャー

シーズ紹介

ニーズ  
研究費

創出・育成

支援

国



# Oxford Univ.で笠原グリーンコンピューティング招待講演(2019年11/13)

**日本で唯一、早稲田はオックスフォードと大学間協定締結**

## Oxford大は、2017年よりTHE大学ランキング9年連続No.1

**前Vice Chancellor Prof. Louise Richardson**  
(WoI 2020での基調講演(予定))

**Head of Astrophysics: Prof. Rob Fender**

**Dept. of Physics: Prof. Ian Shipsey**

**Astrophysics: Prof. H.Falche, et. al.**

**現Vice Chancellor Prof. Irene Tracy**

**前Merton College Warden**

**Fellow: Dr. Peter Braam**

**Sub Warden: Prof. Judy Armitage**

**CS: Prof. Jeremy Gibbons**



Choral Evensong, 750<sup>th</sup> Anniversary Room

# 環境に優しい低消費電力・高性能グリーン半導体と共に



交通シミュレーション・信号制御  
制御 NTTデータ・日立

環境への貢献  
カーボンニュートラル

生命・SDGs  
への貢献




笠原博徳

木村啓二



データセンター: 100WM(火力発電所必要)  
→ 100MW=1GW (原子力発電所必要)

グリーンスパコン




OSCAR


車載(グリーンエンジン制御・自動運転Deep Learning・ADAS・MATLAB/Simulink自動並列化) デンソー、ルネサス、NEC

HPC, AI, BigData 高速化・低消費電力化

グリーンデータ・クラウドサーバ




Engine Control by multicore with Denso  
Though so far parallel processing of the engine control on multicore has been very difficult, Denso and Waseda succeeded 1.95 times speedup on 2core V850 multicore processor.




カプセル内視鏡  
オリンパス

医療




パーソナル  
スパコン



首都圏直下型地震火災延焼、住民避難指示

Power Reduction of MPEG2 Decoding to 1/4 on 8 Core Homogeneous Multicore RP-2 by OSCAR Parallelizing Compiler



高信頼・低コスト・ソフト開発

カメラ



スマホ




太陽光駆動

重粒子ガン治療 日立

新幹線  
車体設計・  
ディープ  
ラーニング・  
日立

FA 三菱

世界の人々への貢献  
安全安心便利な製品・サービス  
(産官学連携・ベンチャー)



高速化

低消費電力化