マルチグレイン並列処理のための階層的並列性制御手法

小 幡 元 樹^{†,††} 白 子 準[†] 神 長 浩 気[†] 石 坂 一 久^{†,††} 笠 原 博 徳 ^{†,††}

従来,チップマルチプロセッサから HPC まで幅広く使われている共有メモリ型マルチプロセッサ システム上での自動並列化コンパイラではループレベル並列処理が主に用いられてきたが,その並列 化技術の成熟により,ループ並列化では今後大幅な性能向上は難しいと言われている.このループ並 列性の限界を越えるために,現在ループ・サプルーチン・基本プロック間の粗粒度タスク並列性,ス テートメント間の近細粒度並列性を従来のループ並列処理に加えて利用するマルチグレイン並列処理 が有望視されている.マルチグレイン並列処理において各種粒度の並列性を階層的に抽出し,効率よ い並列実行を実現するためには,各々の階層(ネストレベル)の並列性に応じて,何台のプロセッサ, あるいはプロセッサのグループ(プロセッサクラスタ)を割り当てるかを決定する必要がある.本論 文ではプログラム中の各階層の並列性を効果的に用いるための階層的並列性制御手法を提案し,本 手法を実装した OSCAR マルチグレイン並列化コンパイラによる階層的並列処理の評価では,SMP サーバ IBM pSeries690 Regatta 16 プロセッサシステム上にて SPEC95FP ベンチマークを用いた 結果,逐次処理に対して 1.9~10.6 倍の性能向上が得られることが確かめられた.

Hierarchical Parallelism Control Scheme for Multigrain Parallelization

MOTOKI OBATA,^{†,††} JUN SHIRAKO,[†] HIROKI KAMINAGA,[†] KAZUHISA ISHIZAKA^{†,††} and HIRONORI KASAHARA ^{†,††}

A multigrain parallel processing is very important to improve effective performance beyond the limit of the loop parallelism on a shared memory multiprocessor system. In the multi-grain parallelization, coarse grain parallelism among loops, subroutines and basic blocks, and near fine grain parallelism among statements inside a basic block are exploited in addition to the conventional loop parallelism. In order to efficiently use hierarchical parallelism of each nest level, or layer, in multigrain parallel processing, it is required to determine how many processors or groups of processors should be assigned to each layer, according to the parallelism of the layer. This paper proposes a hierarchical parallelism control scheme for multigrain parallel processing so that the parallelism of each hierarchy can be used efficiently. Performance of the hierarchical parallelization using the proposed scheme implemented on OSCAR multigrain parallelizing compiler is evaluated on IBM pSeries690 Regatta SMP server with 16 processors using SPEC95FP benchmarks and the hierarchical parallelization using the proposed scheme gave us 1.9 to 10.6 times speed up against sequential processing.

1. はじめに

現在,共有メモリ型マルチプロセッサアーキテクチャ は,チップマルチプロセッサからワークステーション, ミッドレンジサーバ,ハイパフォーマンスサーバに至 る多くのシステムで採用されている.このような共有 メモリ型マルチプロセッサ用自動並列化コンパイラで

† 早稲田大学

Waseda University

は,従来よりループレベル並列化技術^{1),2)}が用いられ,様々なデータ依存解析技術,プログラムリストラ クチャリング技術が開発されてきた.

例えば, Parafrase, Cedar Fortran コンパイラに よってループ並列化技術^{1)~3)}を発展させてきた Polaris³⁾は,イリノイ大学とパデュー大学で現在開発中 であり,サブルーチンのインライン展開,シンボリッ ク解析,アレイプライベタイゼーション,実行時デー 夕依存解析を用いたループ並列処理を行っている.ま た,スタンフォード大学の SUIF⁴⁾は,インタープロ シージャ解析,ユニモジュラ変換,データローカリティ 最適化⁵⁾などの技術を用いている.

これまで,これらの優れたループ並列化コンパイル

^{††} ミレニアムプロジェクト IT21 アドバンスト並列化コンパイラ Millennium Project IT21 Advanced Parallelizing Compiler

技術を用いた様々なプログラムの解析・評価が行われ てきたが,ループ並列化手法は既に成熟期に入ってお り,今後大幅な性能向上は見込めないと言われている. したがって、今後の並列処理の性能向上のためには、 ループ並列性に加え、粗粒度タスク並列性、近細粒度 並列性等を用いるマルチグレイン並列化が重要となる.

粗粒度タスク並列性を利用するコンパイラとしては, して OSCAR マルチグレイン並列化コンパイラが挙 げられる.NANOS コンパイラでは,階層並列化実現 のための拡張 OpenMP API⁸⁾を用いて,粗粒度並列 性を含むマルチレベル並列性を抽出しようとしている. また, PROMIS コンパイラは, HTG とシンボリック 解析を用いる Parafrase2 コンパイラをベースとして, 実用レベルのコンパイラを開発する努力が行われてい る.日本では、ミレニアムプロジェクト IT21 におい て, 官民連携プロジェクト METI/NEDO アドバンス ト並列化コンパイラプロジェクト (APC)⁹⁾ が 2000 年秋より3年間プロジェクトとして開始された.この プロジェクトではマルチグレイン並列化をキーワード に,共有メモリマルチプロセッサシステム上での実効 性能,使いやすさ,コストパフォーマンスを改善する ことを目標としている.

APC におけるコアコンパイラの1つである OSCAR マルチグレイン並列化コンパイラ^{10),11)}では,ループ 並列性に加え,サブルーチン・ループ・基本ブロック を粗粒度タスクとし,これらのブロック間の並列性を 利用する粗粒度タスク並列処理^{11)~13)}や,ステート メント間の並列性を利用する近細粒度並列処理^{14),15)} を実現している.APC プロジェクトではターゲット マシンが SMP であるため,主に粗粒度タスク並列化 が研究対象となっている.

この OSCAR コンパイラにおける粗粒度タスク並列 化では,ソースプログラムを3種類の粗粒度タスクに 分解後,最早実行可能条件解析^{11),12)}によって.各粗 粒度タスク間の並列性を抽出し,マクロタスクグラフ (MTG)を生成する.生成された MTG の並列性が少 なくプロセッサが有効利用できない場合,その MTG 上の粗粒度タスクがサブルーチンブロック,ループブ ロックである場合は,階層的にその内部を粗粒度タス クに分割して階層的 MTG を生成し, プログラム全域 の階層的な並列性を抽出する.

しかし,このような階層的な(ネストされた)粗粒 度タスク並列性を持つプログラムを効果的に並列処理 するためには、どの階層の MTG に何台のプロセッサ を割り当てるかを的確に判断する必要がある.この問



Fig. 1 Hierarchical macro-task graph

題に対処するため、本論文では、階層的 MTG から自 動計算した粗粒度並列性を効率的に利用する階層的並 列性制御手法を提案し,本手法を実装した OSCAR マ ルチグレイン並列化コンパイラを用いて,階層的並列 処理の評価を行う.本手法では,粗粒度タスク並列性 とループ並列性を総合的に考慮した並列度を算出し, 割り当てるべきプロセッサ数を決定する.

2. 粗粒度タスク並列処理

本章では,逐次プログラムの階層的な粗粒度タスク 分割,粗粒度タスク間並列性解析手法,階層的マクロ タスクグラフ生成について述べる.

2.1 粗粒度タスク生成

粗粒度タスク並列処理では,逐次処理用プログラム を基本ブロックまたはその融合ブロックである BPA (Block of Pseudo Assignments),繰り返し(ループ) ブロック RB (Repetition Block), サブルーチンブ ロック SB (Subroutine Block)の3種類の粗粒度マ クロタスク (MT) に分割する. RB や SB に対して は,必要に応じボディ部を階層的に粗粒度タスク分割 し,プログラム全域の階層的な並列性をを抽出する.

2.2 粗粒度並列性抽出

各階層のマクロタスク(MT)生成後,MT間のデー タ依存と制御フローを表した階層的マクロフローグラ フ¹⁰⁾を生成する.

次に,制御依存とデータ依存を考慮し MT 間並列性 を最大限に引き出すために,各 MT の最早実行可能 条件を解析する.各 MT の最早実行可能条件は,図1 に示すような階層型マクロタスクグラフ (MTG)¹⁰⁾ で表される.

2.3 プロセッサクラスタとプロセッサエレメント OSCAR コンパイラにおける粗粒度タスク並列処理 Program

1st layer

2nd laver

 3rd layer
 (4PC,1PE)
 (2PC,2PE)
 (2PC,1PE)
 PC1-1-1 (1PE)
 PC1-1-1 (1PE)

図 2 プロセッサクラスタとプロセッサエレメントの階層的定義 Fig. 2 Hierarchical definition of processor clusters and processor elements

では,複数のプロセッサエレメント(PE)をソフト ウェア的にグループ化して1つのプロセッサクラスタ (PC)と定義し,このPCにMTG内のMTを割り 当てる.割り当てられたMT内で更にMTGが定義 されている場合は,プログラム中の階層的MTGの並 列性を有効に利用するため,内部MTGの並列性に応 じてPC内のPEを階層的にグループ化する.

もし,プロセッサを階層的にグループ化しなければ, 図1に示すような階層的 MTG の場合, 第1 階層(図 中,1st layer)の粗粒度タスク並列性は利用できるが, 第2階層(2nd laver)に示すような下位階層の粗粒 度タスク並列性は利用できない.図1の MTG2 内の MT2-2, MT2-3 をループ並列処理不可能な RB と仮 定すると,下位階層である MTG2 内の粗粒度タスク 並列性を利用しない場合, MT2-1, MT2-2, MT2-3 の順に 1PC 上で実行されるが, MT2-2, MT2-3 間の 粗粒度タスク並列性を利用する場合,MT2-1を実行 後, MT2-2 と MT2-3 を 2PC を用いて同時に実行す ることができる.したがって,プロセッサに階層構造 を持たせた階層的粗粒度タスク並列処理では,単階層 のみの粗粒度タスク並列処理よりも多くのプロセッサ を有効に利用することができ,プログラムの処理時間 も短縮することができる.

例えば図1に示す階層的 MTG の場合,プロセッサ は図2に示すようにソフトウェア的に階層的 PC にグ ループ化され,割り当てられた MT を実行する.図2の 第1階層(図中,1st layer)は,利用可能な8プロセッ サを,4PEを持つ PC0,PC1の2PC にグループ化し た場合を表している.また第2階層(2nd layer)は, PC0 内の4PE はそれぞれ1PEを持つ PC0-0~PC0-3の4PCへ,PC1内の4PE はそれぞれ2PEを持つ PC1-0,PC1-1の2PC に階層的にグループ化される 場合を表している.また PC1-1は,さらにそれぞれ 1PEを持つ PC1-1-0,PC1-1-1の2PC に階層的に分 割された場合を示している.

以上のように階層的粗粒度タスク並列処理は,プロ セッサを効率的に利用でき,プログラムの処理時間の 短縮のために有効だが,プログラムの階層的並列性を 解析し,適切な階層的プロセッサ利用を一般ユーザが 判断するのは非常に困難であるため,利用可能なプロ セッサを自動的に効率よくプログラムの各所に割り当 てる手法が必要となっている.この問題を解決するた め,次章では階層的並列性制御手法を提案し,自動的 にプロセッサを割り当てる手法について述べる.

3. 並列処理階層決定手法を用いたプロセッサ 割り当て

本章では,生成された階層的マクロタスクグラフ (MTG)に対する階層的並列性制御手法を提案する. 一般に,上位階層のマクロタスク(MT)の方がプロ グラムの処理コストが大きいため,本手法ではより上 位の階層に多くのプロセッサを割り当てて並列処理し, 同期やスケジューリングによるオーバーヘッドを軽減 する方式をとる.

3.1 MT の実行コスト計算

提案手法においては,各 MTG の逐次処理コストを 求める必要があるため,まずコンパイラが MTG 中の 各 MT の逐次処理コストを算出する.各 MTG の逐 次処理コストは,MTG 中の全 MT の逐次処理コスト をコントロールフローにしたがって総和した値となる.

処理コスト算出の対象となる MT が繰り返しブロック(RB)の場合は,ループ回転数を内部ブロックコストの合計に乗じた値を RB の逐次処理コストとする.もし対象 RB がループインデックスの初期値および終値が静的に定まらない DO ループであり,かつ添字にループインデックスが含まれる配列が内部ブロックで使用されている場合には,その配列の宣言サイズを DO ループの回転数とするヒューリスティックを利用している.しかし,ループインデックスと配列添字の関係が特定できず宣言サイズが利用できない場合等には,ループ回転数を固定回転数,例えば100 回転としてコストを算出する.

また,MTG に条件分岐が含まれる場合は,分岐確 率を用いて実行コストを求める.本論文では,実行プ ロファイルなどを用いず,初見のプログラムのコンパ イルを行うことを前提としているため,分岐確率は全 分岐方向に対して等確率としてコスト算出を行ってい る.しかし,プロファイル等の分岐確率を用いること ができる場合には,より正確な逐次処理コストを求め ることが可能であり,後述する提案手法の精度も高ま ると考えている.

3.2 各 MTG の並列度の計算

提案手法では MT_i 内の MTG_i の逐次処理コストと クリティカルパス長を用い, MTG_i の粗粒度並列度を 求める.計算に際して,提案手法はプログラムの下位

情報処理学会論文誌





階層の粗粒度タスク並列性を考慮するため,プログラ ムの最も深い階層から計算を進める.

 MT_i の逐次処理コスト, すなわち MTG_i の逐次処理 コストを Seq_i , クリティカルパス長(入口ノードから 出口ノードまでの最長のパス長)を CP_i とし, MTG_i の粗粒度並列度 $Para_i$ を以下のように定義する.

 $Para_i = \lceil Seq_i/CP_i \rceil$

したがって, $Para_i$ は MTG_i を CP_i で処理するための PC 数の下限値となる.

次に粗粒度タスク並列性とループ並列性を総合した 並列度 Para_ALD_i (Para After Loop Division)を 定義する.MTG_iにおける粗粒度タスク並列性とルー プ並列性を総合的に考えるため,提案手法では MTG_i 内のループ並列処理可能 RB に対して, 並列タスク駆 動オーバヘッド、タスクスケジューリングオーバヘッド を考慮した,並列処理の効果がある最小のコスト Tmin を用い,並列処理可能 RB がこの T_{min} を超えるコス トになるようにタスク分割した場合の粗粒度タスク並 列性を、その並列ループの等価粗粒度タスク並列性と 考える.ただし,対象 RB の1回転分の処理コストが Tmin を超える場合は, RBの回転数を等価粗粒度タ スク並列性とする.ここで等価粗粒度タスク並列性と いう語を使うのは,この段階では粗粒度並列度の計算 上,仮想的なループ分割を考えるだけであり,実際の ループ分割は行わないためである.この等価粗粒度タ **スク**並列性を考慮した MTG_i の CP 長を CP_ALD_i とし, MTG_i の粗粒度タスク並列性, ループ並列性を 総合的に考慮した $Para_ALD_i$ を以下のように定義 する.

 $Para_ALD_i = [Seq_i/CP_ALD_i]$

Para_ALD_i は , MTG_i を *CP_ALD_i* で処理する際 に必要な総プロセッサ数であり , MTG_i の粗粒度タス ク並列性 , ループ並列性を総合して用いる際に十分な PC 数であると言える .よって , MTG_i に *Para_ALD_i* を超える PC 数を割り当てた場合 , 超えた分の PC が アイドル状態になる可能性が高くなる .

次に, MTG_iと, その全下位階層の並列性を考慮す る最大粗粒度並列度

Para_maxi を以下のように定義する.

 $Para_max_i = Para_ALD_i \times$

$max\{Para_max_{insideMTGi}\}$

Para_maxinsideMTGi は MTGi 内の MT が持つ全 ての $Para_max$ を指し, その最大値は MTG_i の下位 階層の最大粗粒度並列度を意味する.MTG_iの全粗 粒度並列度 Para_ALD_i と MTG_i の下位階層の最大 粗粒度並列度の積である $Para_max_i$ は, MTG_i と その下位階層の並列性を最大限に用いる際のプロセッ サ数と考えることができる.並列処理可能 RB を含 む MTG_i の Para_max_i を求める際には, RB 自体の ループ並列性を $Para_max_i$ に反映させるため, この RB を処理コストが Tmin 以上となるよう最大限にタ スク分割した際の分割数を,並列処理可能 RB 自体の 最大粗粒度並列度とし, max{Para_maxinsideMTGi} を求める際に利用している.コンパイラにおける後の 手順では, PC 数が決定された後, MTG_i 内の並列処 理可能 RB は適切な実行コストを持つようタスク分割 され,並列コードが生成されるが,潜在的な並列度を 求めるこの段階では,並列処理可能 RB のループ並列 性を考慮した計算のみを行う.

例として図3における各 MTG の並列度を求める.

Vol. 44 No. 4

図 3 は, 第1 階層の MTG₀, 第2 階層の MTG₂, 第 3 階層の MTG₂₋₂, MTG₂₋₃の4つの階層的 MTG を表している.図3中,DOALLは並列実行可能な繰 り返しブロック(RB), Seq.loop は並列実行不可能な RB, すなわち逐次ループを意味する.また, MTG_0 , MTG₂, MTG₂₋₂ 及び MTG₂₋₃ 内の実線エッジは データ依存, 点線エッジは制御依存を表し, 太線はク リティカルパス,ノード内の数字は逐次処理コスト,小 円は条件分岐を表している.ここでは,ループにおい て並列処理の効果がある最小のコスト T_{min} を 10000 とする. 説明を簡単にするため, 第1階層 MTG₀内の MT1 における第2階層 MTG₁,第2階層 MTG₂内の MT2-1, MT2-2, MT2-3における第3階層 MTG2-1, MTG₂₋₂, MTG₂₋₃内には並列性がない場合を考え る.また図3では, MTG₁とMTG₂₋₁は, スペース の都合で省略している.

まず,最も深い階層から Seq, CP, CP_ALD, Para, Para_ALD, Para_max をそれぞれ求める. MT2-1, MT2-2, MT2-3の内部 MTG である MTG₂₋₁, MTG₂₋₂, MTG₂₋₃には並列性がないと 仮定しているので,これらの MTG では Para = $Para_ALD = Para_max = 1 である.次に$ MTG₂の並列度を求める.MTG₂の逐次処理コス $hist Seq_2 = 100000 + 20000 + 30000 = 150000$, MTG_2 の並列処理可能ループ MT2-1 が $T_{min} =$ 10000 となるように 10 分割された場合の MTG₂ の クリティカルパス長 CP_ALD_2 は, CP が MT2-1 と MT2-3 から MT2-2 と MT2-3 のパスに変わるた め、 $CP_{-}ALD_{2} = 20000 + 30000 = 50000 とな$ **3**. $bt{t}^{5}$ Dこで, MTG₂の最大並列度 Para_max₂ を求めるた め, MTG₂における各マクロタスク内 MTG の最大 並列度 Para_maxinsideMTG2 を求める.並列処理可 能 RB である MT2-1 においては, $T_{min} = 10000$ になるように最大限にタスク分割を行う場合の分割 数10を, MT2-1 自体の最大粗粒度並列度と見なし, Para_max₂₋₁ = 10 とする. 仮定より MT2-2, MT2-3の最大粗粒度並列度は1であるので,MTG2の下位階 層の最大粗粒度並列度は $Para_max_{insideMTG2} = 10$ となる.よって, $Para_max_2 = 3 \times 10 = 30$ となり, MTG₂ には最大で 30 プロセッサ割り当て可能である ことがわかる.また, MTG2 と同一階層である MT1 内部の MTG1 には並列性はないと仮定しているため, $Para_1 = Para_ALD_1 = Para_max_1 = 1 \ \mathfrak{CBS}$.

次に上位階層である MTG₀の並列度を求める. MTG₀においては, $Seq_0 = 150000 + 150000 = 300000$, CP_0 は 150000 である.また, MTG₀には並列処理可能ループがないため, $CP_ALD_0 = 150000$ でもある.よって, $Para_0 = Para_ALD_0 = [300000/150000] = 2 となる.最大粗粒度並列度$ $<math>Para_max_0$ は, $Para_ALD_0 = 2$ と MTG₀内の MT1 と MT2 内の MTG の最大粗粒度並列度のう ち,大きい方である $Para_max_2 = 30$ を用いて, $Para_max_0 = 2 \times 30 = 60$ と計算される.

3.3 各階層の PC , PE 構成決定手法

本節では 3.2 節で得られた並列度を用いた,各階層 へのプロセッサ自動割り当て手法について述べ,図3 に示す階層的 MTG を用い,プログラム全体の利用可 能プロセッサ数を8とした際の自動プロセッサ割り当 ての具体例を示す.

3.3.1 MTG の並列度による PC 数, PE 数の仮 決定

ー般に上位階層の方がタスクあたりの処理コストが 大きいため,スケジューリングオーバヘッド,同期オー バーヘッドは相対的に小さくなる.よって提案手法で は上位階層の並列性を優先して決定する.現在注目し ている階層(MTG_i)で利用可能な総プロセッサ数を N_{Avail_PEi} とし,MTG_iのPC数を N_{PCi} ,PC内 PE数を N_{PEi} とする.

MTG_iの並列性は Para_i, Para_ALD_i によって示 され, Para_i で示される粗粒度タスク並列性を十分に 用いるには Para_i $\leq N_{PCi}$ でなければならない.また, 粗粒度タスク並列性と並列処理可能 RB の等価粗粒度 タスク並列性を総合的に考慮した Para_ALD_i を超え る PC 数を MTG_i に割り当てると, アイドル状態とな る PC が増加する可能性が高い.したがって, MTG_i の PC, PE の組み合わせの候補を [N_{PCi} , N_{PEi}] とし たとき,粗粒度タスク並列性を最大限利用しつつ,利 用可能プロセッサをできるだけ全て利用するため,以 下の式(1)(2)を満たす N_{PCi} , N_{PEi} のうち,最 大の N_{PCi} を持つ組み合わせを PC 数, PE 数として 仮決定とする.ここで仮決定とするのは,後の手順で 下位階層の並列性を考慮した補正を行うからである.

 $Para_i \le N_{PCi} \le Para_ALD_i \tag{1}$

 $N_{PCi} \times N_{PEi} = N_{Avail_PEi} \tag{2}$

ただし $Para_i = Para_ALD_i$ のように N_{PCi} のと り得る値に幅がない場合は,MTG_iの粗粒度タスク 並列性をできるだけ用いるため, $Para_i \leq N_{PCi}$ かつ $N_{PCi} \times N_{PEi} \leq N_{Avail_PEi}$ を満たす最小の N_{PCi} を MTG_i の仮 PC 数とする. $Para_i \ge N_{Avail_PEi}$ である場合は,粗粒度タスク 並列性を最大限に用いるため, $N_{PCi} = N_{Avail_PEi}$, $N_{PEi} = 1$ を MTG_i の N_{PCi} , N_{PEi} の組み合わせと する.

例えば,図3のMTG₀のPC数,PE数の仮決定 を考える.プログラム全体で利用可能なプロセッサ数 は8であるため, $N_{Avail_PE0} = 8$ である.MTG₀で は $Para_0 = 2 \le N_{PC0} \le Para_ALD_0 = 2$ 及び式 (2)より, $N_{PC0} = 2$, $N_{PE0} = 4$ をPC数,PE数 と仮決定する.

3.3.2 下位階層の並列性を考慮した PE 数の補正

提案手法では,MTG_iに割り当てる N_{PCi} , N_{PEi} の決定に際して,並列処理可能 RB 以外の下位階層を 持つ MT 内の並列性を考慮する.並列処理可能 RB の ループ並列性は MTG_i での並列処理に用いられるため, その下位階層は考慮しない.ここで,MTG_iにおける 並列処理可能 RB 以外の MT のうち最大の Para_max を $MaxN_{PEi}$ とする. $MaxN_{PEi}$ は MTG_iの下位階 層に割り当てるプロセッサ数の上限,すなわち N_{PEi} の上限を表す.

もし $MaxN_{PEi} \ge N_{PEi}$ である場合は,仮決定している N_{PEi} を MTG_i に割り当てるPE数として決定する.

もし $MaxN_{PEi} < N_{PEi}$ である場合は,下位階層へ 余分に PE を割り当てることになり,無駄な同期やス ケジューリングオーバーヘッドを増加させてしまう可 能性が高い.これを避けるため, $N_{PEi} = MaxN_{PEi}$ を PE 数と決定する.

図 3 における MTG_0 では,並列処理可能 RB 以外の MT の $Para_max$ である $MaxN_{PE0}$ は $MaxN_{PE0} = Para_max_2 = 30$ である.よって,先の手順で仮決 定した $[N_{PC0}, N_{PE0}] = [2,4]$ のうち, $N_{PE0} = 4$ は $N_{PE0} < MaxN_{PE0} = 30$ であるので,そのまま PE 数と決定する.

3.3.3 MTG_i と下位階層の並列性を考慮した PC 数の補正

本節では, 3.3.1 節で仮決定された MTG_i の PC 数 N_{PCi} を, MTG_i 自体の並列性と下位階層の並列性を 考慮して補正する.

- MTG_i内に並列処理可能 RB がない場合や, $N_{PCi} \times N_{PEi} = N_{Avail_PEi}$ である場合 仮決定している N_{PCi} を割り当て PC 数と決定する.
- MTG_i内に並列処理可能 RB があり, N_{PCi}× N_{PEi} < N_{Avail_PEi}である場合

残りのプロセッサ ($N_{Avail_PEi} - N_{PCi} \times N_{PEi}$) は , この RB に割り当てることが可能であるにも関わ らずアイドル状態となってしまう.よって,MTG_i と その下位階層を考慮した最大粗粒度並列度,すなわち MTG_i に割り当てるプロセッサ数の上限値を意味する $Para_max_i$ を用いて, $N_{PCi} \times N_{PEi} \ge Para_max_i$ となる最小の N_{PCi} を捜す.ただし $N_{PCi} \times N_{PEi} >$ N_{Avail_PEi} となる場合, $N_{PCi} \times N_{PEi} \le N_{Avail_PEi}$ となる最大の N_{PCi} を求める.

MTG_i の N_{PCi} , N_{PEi} は以上のように決定され, N_{PEi} を MTG_i の下位階層の $N_{Avail_{PE}}$ としてこれ らの手順を繰り返し, $N_{Avail_{PE}} = 1$ となった時点で 手順を終了する.

例として,図3における MTG₀の PE 数の補正, 及び MTG₂, MTG₂₋₂,

MTG₂₋₃のPC数, PE数を考える.3.3.1節で仮 決定したPC数について考えると, MTG₀には並 列処理可能ループがないため,現在の組み合わせ [*N_{PC0}*,*N_{PE0}]=[2,4]*がそのままPC数, PE数と決 定される.

 MTG_2 について考えると, $N_{Avail_PE2} = N_{PE0} =$ 4 であり,式(1)より $Para_2 = 2 \leq N_{PC2} \leq$ $Para_ALD_2 = 3$ である.ここで,全プロセッサをで きるだけ利用するため式(2)を満たす N_{PC2} を求め ると, $[N_{PC2}, N_{PE2}] = [2, 2]$ となる.この $N_{PE2} = 2$ であるが, MTG₂₋₂, MTG₂₋₃に割り当てられるプロ セッサ数の上限値は図 3 における $Para_max_{2-2} = 1$ 及び $Para_max_{2-3} = 1$ より, $MaxN_{PE2} = 1$ で あるため, $N_{PE2} = 1$ と補正される.次に MTG₂ には並列処理可能 RB があるため,現在の組み合 わせ $[N_{PC2}, N_{PE2}] = [2, 1]$ の PC 数を補正する. 図3より $Para_max_2 = 30$ であるため, $N_{PC2} imes$ $MaxN_{PE2} \ge Para_max_2 = 30$ を満たす N_{PC2} を求 めると, $N_{PC2} = 30$ となる. しかし, $N_{Avail_{PE2}} = 4$ であるため , $N_{PC2} imes Max N_{PE2} \leq N_{Avail_PE2}$ を満 たす最大の PC 数は $N_{PC2} = 4$ となる .よって, MTG₂ の PC 数, PE 数は $[N_{PC2}, N_{PE2}] = [4, 1]$ と決定さ れる.ここで $N_{Avail_PElower_layer} = 1$ となったので, 自動プロセッサ割り当てを終了する.

この結果,提案手法によって, $[N_{PC0}, N_{PE0}] = [2,4]$, $[N_{PC2}, N_{PE2}] = [4,1]$, $[N_{PC2-2}, N_{PE2-2}] = [1,1]$, $[N_{PC2-3}, N_{PE2-3}] = [1,1]$ と決定される.

4. 性能評価

本章では,提案する階層的並列性制御手法を OS-CAR マルチグレイン並列化コンパイラに実装し,その 性能を 16 プロセッサ サーバ IBM pSeries690 Regatta (以下, Regatta)上で評価する.



Fig. 4 maximum performance for SPEC95FP

4.1 評価環境

本評価では,提案手法を組み込んだ OSCAR コン パイラを並列化プリプロセッサとして用い,OpenMP を用いた粗粒度タスク並列化プログラムを出力した. この OpenMP プログラムは一回のみ単ーレベルのス レッド生成を行い,階層的並列処理を行うのに必要な スケジューリングコードなどを各スレッドに埋め込む ワンタイム・シングルレベルスレッド生成手法を用い, スレッド生成及びタスクスケジューリングオーバヘッ ドを最小化することを可能としている¹³⁾.

生成された OpenMP プログラムは IBM XL Fortran for AIX Version 7.1 によってコンパイルされ, Regatta 上で実行される.評価に用いた Regatta は 1.1GHz のチップマルチプロセッサ Power4 を 8 チッ プ,すなわち 16 プロセッサ利用可能な SMP サーバ であり,1 プロセッサあたり命令 L1 キャッシュ64KB, データ L1 キャッシュ32KB,2 プロセッサ共有 L2 キャッ シュ1.5MB,全プロセッサ共有 L3 キャッシュ256MB を持ち,共有主メモリは 8GB である.

本評価では, XL Fortran コンパイラでの逐次処理, 並列処理の双方で全体的に最小処理時間を得られるコ ンパイルオプションを用いた.ただし, OS やランタ イムライブラリなどの他のパラメータチューニングは 行わない.

4.2 SPEC95FP による評価

SPEC95FPのうち,tomcatv,swim,su2cor,hydro2d,mgrid,applu,turb3dの7プログラムを用 いて提案手法を用いた階層的並列処理の評価を行った. OSCAR コンパイラの出力した OpenMP プログラム を XL Fortranを用いてコンパイルする際のオプション としては,"-O5-qsmp=noauto-qhot-qarch=pwr4" を用いた.ただし,su2corとturb3dの評価において は"-O5"の動作が不安定なため,OSCAR コンパイ ラには不利であるが最適化レベルの低い"-O4"を用 いた.また,今回の評価の目的が階層的並列性制御で

あるため, OSCAR コンパイラで実現されているデー タローカライゼーション手法を用いたキャッシュ最適 化は適用していない.したがって,本評価においては, 各階層内の並列処理可能 RB を割り当てられた PC 数 によって分割し,粗粒度並列処理を行う.また,分割 したサブ RB を実行する PE 数が 2 以上の場合は,割 リ当て PE をそれぞれ 1PE からなる PC として,こ の並列処理可能サブ RB をイタレーション方向に PC 数で分割した内部 MTG を生成し,スタティックに処 理を割り当てる.ただし,並列処理可能 RB の分割 数が RB 自体の等価粗粒度並列度よりも大きい場合, すなわち $N_{pc} > Para_ALD_{RB}$ である場合は,割り 当てプロセッサ数ではなく Para_ALD_{RB} によって 分割を行っている.なお,参考として XL Fortran の自動ループ並列化性能も示す.XL Fortran による 逐次処理の際のコンパイルオプションは "-O5 -ghot qarch=pwr4"を用い,自動ループ並列化用オプション としては "-O5 -qsmp=auto -qhot -qarch=pwr4"を 用いた.また,評価に用いたプログラムのうち,su2cor にはインライン展開,配列リネーミング,turb3dには ループディストリビューションを手動で適用したプロ グラムを, OSCAR コンパイラによる提案手法, XL Fortran による逐次及び自動ループ並列処理の評価に 用いた.

提案手法を用いて並列処理した SPEC95FP の各プ ログラムの逐次処理時間及び最小処理時間を表1に、 各プログラムの最小処理時間の,逐次処理時間に対 する速度向上率, すなわち各プログラムの最大性能を 図4に示す.表1においては,上からプログラム名, XL Fortran の逐次処理時間, XL Fortran のループ 並列化で 16 プロセッサを用いた際の処理時間, XL Fortran で1プロセッサから16プロセッサを用いた 際の最小処理時間,提案手法を用いた OSCAR コンパ イラで1プロセッサから16プロセッサまで用いた場 合の最小処理時間を示している.図4は,横軸がプロ グラム名,縦軸は各プログラムにおける最大性能を逐 次処理時間に対する最小処理時間の速度向上率として 表している.また,表2には,提案手法による PC数, PE 数決定の例を示す. 左からプログラム名, プログ ラム中の場所及び Main ルーチンの最上位階層を第1 階層とした際の階層名,並列度 Para, Para_ALD, その場所で利用可能プロセッサ数 N_{Avail_PE},割り当 て PC 数 N_{PC}, PE 数 N_{PE}, 選択したマクロタスク スケジューリング手法を示している.プログラム中の 場所については, 例えば "MAIN-DO140" はメイン ルーチンのループ DO140 であり, ルーチン名のみの

Programs	tomcatv	swim	su2cor	hydro2d	mgrid	applu	turb3d				
Sequential	26.7	22.5	23.0	31.0	36.7	27.0	40.2				
XLF 16PEs	29.3	23.2	79.3	116.8	76.7	37.2	41.3				
XLF minimum (PE)	18.4(4)	9.1(3)	20.1(2)	19.5(3)	19.5(4)	23.5(3)	40.2(1)				
OFC minimum (PE)	4.5(15)	2.2(16)	7.0(15)	3.6(13)	4.6(16)	14.0(16)	18.5(7)				
*OFC: OSCAR コンパイラ, XLF: XL Fortran, (): 使用プロセッサ数											

表 1 16 プロセッササーバ IBM Regatta 上での SPEC95FP の実行時間(秒)

Table 1 Execution time(seconds) of SPEC95FP on 16 processors IBM Regatta

Table 2 Processor assignment result by the proposed scheme											
Program	場所	Para	Para_ALD	N_{Avail_PE}	N_{PC}	N_{PE}	scheduling				
tomcatv	MAIN-DO140	1	494	15	15	1	DYNAMIC				
	第 2 階層										
	MAIN-DO140-DO50	1	15	15 分割			-				
	第 2 階層内 MT										
	MAIN-DO140-DO90	IAIN-DO140-DO90 1 1 分割なし			-						
	第 2 階層内 MT			6 分割							
	MAIN-DO140-DO110	1	6			-					
	第 2 階層内 MT										
su2cor	LOOPS	1	1	15	1	15	DYNAMIC				
	第 4 階層または第 5 階層										
	LOOPS-DO900-DO400	2	3	15	3	5	DYNAMIC				
	第 8 階層または第 9 階層										
applu	SSOR-DO ISTEP	1	1	16	1	16	STATIC				
	第3階層										
	JACLD		1089	16	16	1	STATIC				
	第 4 階層										
	BUTS	1	1	16	1	1	STATIC				
	第 4 階層										
turb3d	TURB3D	1	1	7	1	7	STATIC				
	第2階層										
	TURB3D-1000	6	6	7	7	1	DYNAMIC				
	第3階層										

表 2 主な部分のプロセッサ割り当て結果

場合は,そのルーチン全体を指す.マクロタスクスケ ジューリング手法は, DYNAMIC の場合は実行時の ダイナミックスケジューリング, STATIC の場合はコ ンパイル時にマクロタスクを PC に割り当てることを 意味する.

表 1 より tomcatv では, 逐次処理時間 26.7 秒, XL Fortran での最小処理時間 18.4 秒に対して,提案手法 を用いた OSCAR コンパイラの自動並列処理による 実行時間は 15 プロセッサで 4.5 秒となり,図4 に示す ように逐次処理に対して 5.9 倍の性能向上が得られて いることがわかる.また,OSCAR コンパイラは XL Fortran の最高性能を 4.1 倍向上させていることがわ かる.tomcatvはループ並列性が非常に高いプログラ ムであり,プログラム中最も時間を要するのが逐次処 理ループ DO140 である.提案手法においては,第2階 層にあたるこの DO140 内部をダイナミックスケジュー リングを用いる並列処理階層として選択し,15プロ

セッサを用いた並列処理を自動的に行っている.この 際, DO140 のループボディにある並列処理可能 RB に はループ分割が適用され,ダイナミックスケジューラ によって PC に割り当てられている.ただし,DO140 内の7つの並列処理可能 RBの処理コスト算出の結果, 表 2 の tomcatv の部分に示す MAIN-DO140-DO90 と MAIN-DO140-DO110 は, 処理コストが非常に小 さいと判断されるため $Para_ALD < N_{Avail_PE} = 15$ となり,全プロセッサを用いた並列処理ではなく,等 価粗粒度並列度と等しいプロセッサ数で並列処理を 行っている. MAIN-DO140-DO90は,表2に示すよ うに $Para_ALD = 1$ であるのでループ分割が適用 されず 1PC で逐次処理され, MAIN-DO140-DO110 は, $Para_ALD = 6$ よりループが 6 分割され, 6PC で粗粒度並列処理されている.表2における MAIN-DO140-DO50 をはじめとする残りの 5 ループは 15 分 割され,15PC で粗粒度並列処理されている.

swim, hydro2dも, tomcatv と同様にループ並列性 が高いプログラムであるため, 階層的マクロタスクグ ラフの等価粗粒度並列性と利用可能プロセッサ数に応 じたプロセッサ割り当てが行われた.swimでは,表1 に示すように,逐次処理時間は22.5秒, XL Fortran による最小処理時間は9.1秒である.これに対し,OS-CAR コンパイラの自動並列化による最小処理時間は 16 プロセッサを用いた際の2.2秒であり,図4に示 す通り逐次処理に対して10.3倍の性能向上が得られ, XL Fortran の性能を4.1倍向上させることができて いる.hydro2dでは,逐次処理時間31.0秒に対して, OSCAR コンパイラの自動並列処理では13プロセッ サで3.6秒となり,逐次処理に対して8.6倍の速度向 上が得られている.また,XL Fortran の最大性能を 5.4倍向上させることができている.

mgrid では,表1より36.7秒の逐次処理時間に対して,XL Fortran の最小処理時間は4プロセッサ使用時の19.5秒,OSCAR コンパイラの最小処理時間は16プロセッサ使用時の4.6秒であった.mgridにおいては,整合配列やサブルーチン呼び出しによる配列次元数の変更によってループ回転数がほとんど算出できない.したがって,提案手法を適用しても,上位階層・下位階層の並列度を考慮したPC,PEの組み合わせを適切に求められないため,より上位階層の並列処理可能ループに対して,利用可能な全プロセッサを割り当てて並列処理を行っている.

次に su2cor については,表1に示すように,逐次処 理時間が 23.0 秒, XL Fortran の最小処理時間は 20.1 秒, OSCAR コンパイラの自動並列化による最小処理 時間は 15 プロセッサで 7.0 秒であり,図4 にも示すよ うに OSCAR コンパイラは XL Fortran の最高性能を 2.9 倍向上させていることがわかる.su2cor において, 処理時間が全実行時間に対して占める割合が大きいプ ログラム部分は,図5に示すサブルーチンSWEEP と,第3階層及び第4階層から呼ばれるサブルーチン LOOPS 内の 3 重ネストループ DO400 であり,提案 手法はこのループの最内側をダイナミックスケジュー リングによる粗粒度タスク並列処理階層として自動的 に選択している.3 重ネストループの DO400 最内側 では,表2に示す通りPara = 2, $Para_ALD = 3$ と なるため,15プロセッサ使用時は,図5に示すように, この階層で $[N_{PC}, N_{PE}] = [3, 5]$ を選択し, DO400の ループボディから呼ばれるサブルーチン INT4V を, [N_{PC}, N_{PE}]=[5, 1] で実行している.

これに対して, XL Fortran は相対的に小さい処理 コストを持つ下位階層のループ並列性のみを利用して いる.OSCAR コンパイラと XL Fortran の差は,提 案手法を適用した OSCAR コンパイラが,より上位 の階層を並列処理階層として自動的に選択できたため であると考えられる.

表1より, turb3d の逐次処理時間及び最小処理時 間は 40.2 秒, OSCAR コンパイラの最小処理時間は 18.5 秒である.turb3d では, サブルーチン TURB3D 内の RB が全実行時間の大部分を占めると判断される. 従来研究によって, Main ルーチンから呼び出される サブルーチン TURB3D 内の第3階層にあたる RB か らサブルーチン XYFFT, ZFFT を呼び出すループに はループ並列性があることがわかっているが,現在の OSCAR コンパイラはこれらのループ並列性を解析で きないため,提案手法はこの並列処理可能 RB の等価 粗粒度並列性は用いていない.しかし,提案手法によ る粗粒度タスク並列性解析の結果,表2に示すように Para = 6となっており,表1の結果はこの粗粒度タ スク並列性のみを用いた際の処理時間である.今後の OSCAR コンパイラの改良によって,これらのループ 並列性を解析できれば, さらに効率的なマルチグレイ ン並列処理が適用可能である.

appluでは,表1に示すように,逐次処理時間27.0 秒に対して,XL Fortranの最小処理時間は23.5秒, OSCAR コンパイラの自動並列処理による最小処理時 間は16 プロセッサで14.0 秒となり,図4に示すよ うに,逐次処理に対して1.9倍の性能向上が得られて いる.appluにおいては,表2に示す第4階層にあた るサブルーチンJACLDの他,サブルーチンJACU, RHS は高い並列性を持つと判断され,利用可能プロ セッサ数16を[PC,PE] = [16,1]とし,16プロセッ サを用いて粗粒度並列処理されているが,同じく第4 階層であるサブルーチンBUTSなどの他のサブルー チンには並列性がないと判断し,逐次処理を選択して いる.

全評価にわたって,XL Fortran の最小実行時間が少 ないプロセッサ数で得られ,その実行時間がOSCAR コンパイラに比べて長いのは,XL Fortran ではスレッ ド管理オーバヘッドが極めて大きいことが要因として あげられる.例えば,tomcatvでは最小実行時間が得 られる4プロセッサ使用時の全CPU時間に対してマ スタスレッド上での処理時間が58%,残りの3スレー プスレッドが各14%と,スレッド間の負荷の不均衡が 生じており,より多くのプロセッサ使用時はこの差が さらに拡大する.マスタスレッドのCPU時間には,逐 次処理時間と並列処理時間とスレッド管理オーバヘッ ドが含まれるが,並列処理可能ループの実行時間が大





部分を占める tomcatv において,マスタスレッドと スレープスレッドの CPU 時間の差はあまりに大きい と考えられる.これに対して,OSCAR コンパイラで は,ワンタイムシングルレベルスレッド生成手法と提 案する階層的並列性制御手法を用いた自動粗粒度並列 処理によって,XL Fortranの自動ループ並列化性能を 大きく凌駕する結果を得られている.他のアプリケー ションについても同様の傾向であり,XL Fortran に おいて16 プロセッサを用いた場合の各プログラムの 実行時間は,表1に示すように,逐次処理と同等か, それよりも悪化してしまっている.

以上の結果より,提案するマルチグレイン並列処理 のための階層的並列性制御によるプロセッサ自動割り 当て手法によって,プログラムの全階層の並列性に応 じた適切なプロセッサ数を自動的に割り当てることが 可能であり,効果的な並列処理の実現のために非常に 有効であることが確認された.

また,本論文で扱う階層的プロセッサ数決定問題は, 最適なプロセッサ割り当てを求めようとした場合は, 巨大な探索空間を持つ組み合わせ問題となるため,本 論文で提案した階層的並列性制御手法によって得られ た結果が最適であるかどうかの判断は極めて難しい. 手動による最適化結果との比較を試みたが,現時点で はコンパイラによる自動決定結果を上回る手動最適化 は実現できていない.このことからも,プロセッサ割 り当ての組み合わせを探索することなく,階層的並列 性を考慮した各階層のプロセッサ割り当てを決定でき る本手法の有効性は極めて高いと考えられる.

5. ま と め

本論文では,マルチグレイン並列処理における階層 的並列性制御手法を提案した.提案手法は,プログラ ムの階層的マクロタスクグラフの粗粒度並列性とルー プ並列性を総合的に考慮した並列性を推定し,その並 列性に応じてプログラムの上位階層よりプロセッサを 割り当てることによって,並列性の高い階層には多く のプロセッサを,並列性の低い階層では並列性に応じ た適切なプロセッサ数を自動的に判断して割り当てる.

16 プロセッサ SMP サーバ IBM pSeries690 Regatta において, SPEC95FP を用いて提案手法を用 いた自動階層的並列処理の評価を行った結果,逐次処 理に対して tomcatv では 5.9 倍, swim では 10.3 倍, su2cor では 3.3 倍, hydro2d では 8.6 倍, mgrid で は 10.6 倍, applu では 1.9 倍, turb3d では 2.2 倍の 性能向上を得ることができた.また, Regatta 上の自 動ループ並列化コンパイラである IBM XL Fortran for AIX Version7.1 の最大性能を tomcatv で 4.1 倍, swim で 4.1 倍, su2cor で 2.9 倍, hydro2d で 5.4 倍, mgrid で 5.7 倍, applu で 1.7 倍, turb3d で 2.2 倍 向上させることができ,ワンタイムシングルレベルス レッド生成を用いた OSCAR コンパイラに組み込んだ 提案する階層的並列性制御による自動プロセッサ割り 当て手法は極めて有効に機能することが確認された.

本論文では,SMP上での評価を行ったが,将来的 には,現在研究が進んでいるシングルチップマルチプ ロセッサ¹⁵⁾などの階層的並列処理をハードウェアで サポートできるシステム上での評価や,より多くのプ ロセッサを用いた評価を行いたいと考えている. Vol. 44 No. 4

謝辞 なお本研究の一部は,経済産業省/NEDO ミ レニアムプロジェクト IT21 アドバンスト並列化コン パイラにより行われた.

参考文献

- 1) Wolfe, M.: *High Performance Compilers for Parallel Computing*, Addison-Wesley (1996).
- Banerjee, U.: Loop Parallelization, Kluwer Academic Pub. (1994).
- Eigenmann, R., Hoeflinger, J. and Padua, D.: On the Automatic Parallelization of the Perfect Benchmarks, *IEEE Trans. on parallel and distributed systems*, Vol. 9, No. 1 (1998).
- 4) Hall, M. W., Anderson, J. M., Amarasinghe, S. P., Murphy, B. R., Liao, S.-W., Bugnion, E. and Lam, M. S.: Maximizing Multiprocessor Performance with the SUIF Compiler, *IEEE Computer* (1996).
- 5) Lim, A. W. and Lam., M. S.: Cache Optimizations With Affine Partitioning, *Proceedings of* the Tenth SIAM Conference on Parallel Processing for Scientific Computing (2001).
- 6) Ayguade, E., Martorell, X., Labarta, J., Gonzalez, M. and Navarro, N.: Exploiting Multiple Levels of Parallelism in OpenMP: A Case Study, *ICPP'99* (1999).
- Brownhill, C. J., Nicolau, A., Novack, S. and Polychronopoulos, C. D.: Achieving Multi-level Parallelization, *Proc. of ISHPC'97* (1997).
- 8) Ayguade, E., Gonzalez, M., Labarta, J., Martorell, X., Navarro, N. and Oliver, J.: NanosCompiler: A Research Platform for OpenMP Extensions, *Proc. of the 1st Europian* Workshop on OpenMP (1999).
- 9) : http://www.apc.waseda.ac.jp/.
- 10) 岡本雅巳, 合田憲人, 宮沢稔, 本多弘樹, 笠原博 徳: OSCAR マルチグレインコンパイラにおける 階層型マクロデータフロー処理手法, 情報処理学 会論文誌, Vol. 35, No. 4, pp. 513–521 (1994).
- 11) Kasahara, H., Honda, H., Mogi, A., Ogura, A., Fujiwara, K. and Narita, S.: A Multi-grain Parallelizing Compilation Scheme on OSCAR, *Proc. 4th Workshop on Languages and Compil*ers for Parallel Computing (1991).
- 本多弘樹,岩田雅彦,笠原博徳: Fortran プログラム粗粒度タスク間の並列性検出手法,電子情報通信学会論文誌, Vol. J73-D-I, No. 12, pp. 951–960 (1990).
- 13) 笠原博徳,小幡元樹,石坂一久:共有メモリマル チプロセッサシステム上での粗粒度タスク並列処 理,情報処理学会論文誌, Vol. 42, No. 4 (2001).
- 14) Kasahara, H., Honda, H. and Narita, S.: Parallel Processing of Near Fine Grain Tasks Us-

ing Static Scheduling on OSCAR, Proc. IEEE ACM Supercomputing'90 (1990).

15) 木村啓二、加藤孝幸、笠原博徳: 近細粒度並列処理 用シングルチップマルチプロセッサにおけるプロ セッサコアの評価、情報処理学会論文誌、Vol. 42, No. 4 (2001).

(平成0年0月0日受付)(平成0年0月0日採録)

小幡元樹(正会員)

昭和 48 年生.平成 8 年早稲田大 学理工学部電気工学科卒業.平成 10 年同大学大学院修士課程修了.平成 11 年同大学同学部助手.平成 13 年 同大学理工学研究科博士課程修了.

平成14年同大学理工学総合研究センター助手.工学 博士.現在は株式会社日立製作所に勤務.在学中はマ ルチグレイン自動並列化コンパイラに関する研究に従 事.

進



昭和54年生.平成14年早稲田大 学理工学部電気電子情報工学科卒業. 平成14年同大学大学院修士課程進 学,現在に至る.

神長 浩気
 昭和 52 年生.平成 13 年早稲田
 大学理工学部電気電子情報工学科卒
 業.平成 15 年同大学大学院修士課
 程修了.現在,ソニー株式会社に勤務.在学中はマルチグレイン自動並

列化コンパイラに関する研究に従事.



石坂 一久(学生会員) 昭和 51 年生.平成 11 年早稲田大 学理工学部電気電子情報工学科卒業. 平成 13 年同大学大学院修士課程修 了.平成 13 年同大学大学院博士課 程進学.平成 14 年同大学理工学部

電気電子情報工学科助手,現在に至る.

Apr. 2003



笠原 博徳(正会員) 昭和 32 年生.昭和 55 年早稲田 大学理工学部電気工学科卒業.昭和 60 年同大学大学院博士課程修了.工 学博士.昭和 58 年同大学同学部助 手.昭和 60 年学術振興会特別研究

員.昭和61年早稲田大学理工学部電気工学科専任講 師.昭和63年同助教授.平成9年同大学電気電子情 報工学科教授.平成15年同大学コンピュータ・ネッ トワーク工学科教授,現在に至る.平成元年~2年イ リノイ大学 Center for Supercomputing Research & Development 客員研究員.昭和62年 IFAC World Congress 第一回 Young Author Prize.平成9年度 情報処理学会坂井記念特別賞受賞.著書「並列処理技 術」(コロナ社).情報処理学会,電子情報通信学会, IEEE などの会員.