# コンパイラと協調したシミュレーション精度切り換え可能な マルチコアアーキテクチャシミュレータ

田口学豊<sup>†1</sup> 阿部洋一<sup>†1</sup> 木村啓二<sup>†1</sup> 笠原博徳<sup>†1</sup>

概要:本稿では、コンパイラと協調してシミュレーション精度を相互に切り替えることができるマルチコアアーキテ クチャシミュレータによってシミュレーション速度を高速化する枠組みを提案する.本提案では、コンパイラを介し て、対象プログラムにおける詳細シミュレーションを行うサンプリング量の決定や、並列化プログラムに対する精度 切り換えコードの自動生成を行う.本手法を SPEC CPU 2000 の EQUAKE に適用したところ、誤差 1.6 パーセント以 内で 50 倍~500 倍の高速化が可能であることを示した.

# A Parallelizing Compiler Cooperative Multicore Architecture Simulator with Changeover Mechanism of Simulation Modes

GAKUHO TAGUCHI<sup>†1</sup> YOUICHI ABE<sup>†1</sup> KEIJI KIMURA<sup>†1</sup> HIRONORI KASAHARA<sup>†1</sup>

A parallelizing compiler cooperative multicore architecture simulation framework, which enables reducing simulation time by a flexible simulation-mode changeover mechanism, is proposed. A multicore architecture simulator in this framework has two modes; namely, functional-and-fast simulation mode and cycle-accurate-and-slow simulation modes. This framework generates appropriate sampling points for cycle-accurate mode and runtime for mode changeover of the simulator depending on a parallelized application by cooperating with a parallelizing compiler. The proposed framework is evaluated with EQUAKE from SPEC2000. The evaluation result shows 50 times to 500 times speedup can be achieved within 1.6% error.

## 1. はじめに

アーキテクチャシミュレータは、コンピュータアーキテ クチャの開発の補助や実機製作のコスト削減などにおいて 非常に大きな役割を担っている.しかしながらソフトウェ ア上でのシミュレーションであるアーキテクチャシミュレ ータの動作は、実機に比べて約 5000~10000 倍の多大な時 間を要する.特に複数のプロセッサコアを有するマルチコ アアーキテクチャシミュレーションを行う際に、このシミ ュレーション時間の増大がさらに顕著になり、現在のコン ピュータアーキテクチャ研究の大きな障害となっている.

そのためこのような課題を克服するために,高速で精度 の高いシミュレーション手法についての研究が進められて いる.このような研究の,プログラムの一部分のみ詳細な シミュレーションを行うサンプリング実行により高速化を 図る手法として,SimFlex<sup>1)</sup>とSimPoint<sup>2)</sup>が挙げられる.

一方,筆者等はこれまでに,シミュレーションに用いる 並列化プログラムの構造に注目する手法を提案してきた <sup>3,4)</sup>.すなわち,並列化可能ループ及び並列化対象部分を囲 むループのイタレーションの一部を,実機上の逐次実行プ ロファイルに基づいた統計的手法を用いて期待する誤差に 収まる範囲で詳細実行するというものである.

本手法では、まず並列化前の逐次プログラムを任意の実 機上で実行し、サンプリング対象となるループの1イタレ ーション毎の実行サイクル数を計測する.計測したイタレ ーション毎のコストから統計的手法により,総実行サイク ルの推定値が期待する誤差に収まる,最小のイタレーショ ン数(サンプリングサイズ)及びサンプリングするイタレ ーションを算出する.その後,算出したイタレーション回 数だけサンプリング対象のループを詳細にシミュレーショ ンし,その他のイタレーションは命令実行のみの簡易で高 速なシミュレーションを行うことで,実行結果の確認を行 う.この時,イタレーション毎の実行サイクル数の挙動が 大きく異なる部分がある場合,コストが同程度のイタレー ションをクラスタリングして、各クラスタに対してサンプ リングを行うため,シミュレーションを行う際にはシミュ レーション精度を任意のポイントで切り換えながら実行す る必要がある.

本稿ではプログラム中のサンプリング対象となる箇所と いったヒント情報を予めプログラムに与えることで、コン パイラと協調してサンプリングサイズと制度切り替えタイ ミングの算出を行い、並列化されたプログラムを算出され たタイミングに従ってシミュレーション精度を切り替えな がらシミュレーションを行うことができるフレームワーク を提案する.

以下,2章ではシミュレーション高速化手法について,3 章ではシミュレーション精度切り換え機能について,4章 では評価結果,最後の5章でまとめをそれぞれ述べる.

<sup>†1</sup> 早稲田大学

WASEDA UNIVERSITY

## 2. シミュレーション高速化手法

本章では、本稿で提案するシミュレーション高速化手法 と、それを実現するコンパイラと協調したシミュレーショ ンのフレームワークについて述べる.

#### 2.1 実行サイクル数推定手法<sup>3,4)</sup>

本手法では並列化可能ループ及び並列化対象部分を内包 するループに注目する.このループに対して全イタレーシ ョン数のうち一部を詳細にシミュレーションし,残りを高 速かつ簡易なシミュレーションを行うことによって高速化 を図る.そして,一部の詳細なシミュレーションにより得 られた実行サイクル数から,ループ全体の実行サイクル数 を推定する.

この時、詳細にシミュレーションするイタレーション数 を決める必要がある.本章ではまず,ループのイタレーシ ョン毎のサイクル数の変化の挙動はプログラム、及び入力 依存であり、命令セットも含めたアーキテクチャの違いに 依る差異は小さいという前提をおく.その上で,並列化前 の逐次プログラムのサンプリング対象ループに1イタレー ション毎の実行サイクル数を計測するコードを挿入し、任 意の実機上で実行する.実機で取得した実行サイクル数よ り統計的手法を利用し、期待する誤差の範囲で全実行サイ クル数が推定可能な詳細シミュレーションを行うべきサン プル数を決める.この算出には、取得したイタレーション 毎の実行サイクル数の標準偏差と平均値、標準偏差の上側 P%点,許容する誤差(信頼度)を用いる.このうち,標準 正規分布の上側 P%点は、P=2.5 の時の 1.96、許容する誤 差は5%, すなわち信頼度0.05として以下の式で計算を行 う.

実機実行で得たプロファイルにおいて、イタレーション 毎のサイクル数の挙動が大きく異なる範囲がある場合は、 コストが同程度のイタレーションをクラスタリングし、各 クラスタに対してサンプル回数を決定する.

このように決定したサンプルの回数だけ詳細にシミュレ ーションを行い,得られた実行サイクル数から,以下の式 を用いて,全実行サイクル数を推定する.

推定全実行サイクル数 =  
詳細シミュレーションサイクル数×
$$\frac{2 (4 \beta V - 2 \delta V -$$

#### 2.2 シミュレーションモード

サンプリング実行には,詳細シミュレーションと機能シ ミュレーションの,2 種類のシミュレーションモードを利 用する.それぞれのシミュレーションモードについて解説 する.

詳細シミュレーション

キャッシュやパイプライン及び相互接続網といったアー

キテクチャ構造を詳細に再現する一方,処理時間が非常に 長い.サンプル部分のみ実行する.

● 機能シミュレーション

アーキテクチャ構造の再現はせず、命令実行のみのシミ ュレーションを行う.一方、詳細シミュレーションに比べ て100~130倍ほど処理時間が短い.サンプル部分以外で実 行する.

#### 2.3 サンプリング実行のコンパイルフロー

本節では、並列プログラムをコンパイラと協調してサン プリング実行するフレームワークについて述べる.

サンプリング実行は、サーバー評価から詳細シミュレー ションすべきイタレーション数(サンプル数)と精度切り 替えタイミングを決定する第一段階と、算出されたサンプ ル数を基に、実際に精度切り換えシミュレーションを行う 第二段階の、二つの手順を踏む必要がある.これら一連の 流れのフロー図を図1に示す.



図 1 コンパイラと協調したサンプリング実行の フレームワーク

# Figure 1 A compilation flow of the proposing sampling based architecture simulation

ここで、コンパイラは字句解析及び構文解析を行うフロ ントエンド(FE)、並列化等の最適化及びヒント情報の処 理を行うミドルパス(MP)、及びターゲットアーキテクチ ャ用コード生成を行うバックエンド(BE)から構成される. また、本稿では並列化コンパイラとして OSCAR 自動並列 化コンパイラを用いた<sup>5)</sup>.

まず,元プログラムにサンプリング実行するループの箇 所といったヒント情報を与える.第一段階では逐次コンパ イルを行うが,このときコンパイラによってヒント情報を 基に実機上で1イタレーション毎の実行サイクル数を計測 するプロファイラ関数が挿入される.その後,実機でプロ グラムを実行し,取得したプロファイル結果を統計処理ツ ールに通すことで,詳細シミュレーション,機能シミュレ ーションのそれぞれ行うべきイタレーション数(サンプリ ングサイズ)を算出する.ここで、プロファイル結果にお いて1イタレーション毎の実行サイクル数の挙動が大きく 異なっている場合、コストが同程度のイタレーションにク ラスタリングし、各クラスタでサンプリングサイズを算出 する.そのため、それぞれループのイタレーションの何回 転目で精度切り替えを行うかといった精度切り替えタイミ ングの情報もここで出力する.また、サンプリング対象ル ープは並列化可能ループ及び並列化可能部分を囲むループ であるため、ここで得られたサンプリングサイズはコア数、 キャッシュサイズ、及びキャッシュ最適化の有無に変化が あっても適用可能なことが分かっている<sup>3)</sup>.

次に第二段階では、同様のヒント情報が与えられたプロ グラムをコンパイラにより並列化する.同時にヒント情報 を基に対象ループに精度切り換えコードが挿入される.そ の後、第一段階で得たサンプリングサイズと精度切り替え タイミングをフィードバックし、精度切り換えシミュレー ションを行うことでサンプリング実行を実現する.

### 3. 精度切り換え機能

本稿で提案するシミュレーション高速化手法では,プロ グラム全体実行時間の推定誤差を最小化するような任意の イタレーションがサンプリング対象となる.そのため,実 際のシミュレーションではループのイタレーション全体を 通して詳細シミュレーションと機能シミュレーションを任 意のタイミングで相互に切り替えながら実行する必要があ る.

本章では,詳細シミュレーション,機能シミュレーショ ンの2つのシミュレーションモードを相互に切り換える精 度切り換え機能について述べる.

#### 3.1 精度切り換え機能の概要

本手法におけるサンプリング実行において,サンプリン グはプログラムのループ構造に着目し,ループのイタレー ション単位で行われる.よって,精度切り換えも同様にル ープのイタレーション単位で行う.精度切り換えの様子を 図2に示す.



Figure 2 An image of simulation-mode changeover

図2のように、シミュレーション精度の切り替えはシス テムコールを呼び出すことで行う.具体的には、シミュレ ータの想定する OS に精度切り替えのためのシステムコー ルを新設し、インラインアセンブラでシステムコールを呼 び出すコードを直接プログラム中に挿入することにより、 シミュレーション精度を切り替える.システムコールに相 当する処理シミュレータ内部の処理によりシステムコール を発行した PE は待ち状態になり、全 PE が待ち状態になっ たときにシミュレータの実行モードが切り替わりシミュレ ーションを継続する.

インラインアセンブラによりシステムコールを呼び出す タイミングの指定やループの回転数計算は,コンパイラに よりプログラム中に挿入されたランタイムにより行う.

#### 3.2 精度切り換え機能のインターフェース

精度切り換えは対象ループの冒頭に精度切り換えコー ドを関数の形で挿入することで行う.この関数は精度切り 替えタイミングの情報を受け取ってループの回転数の計算 を行い,指定された回転数でシステムコールの呼び出しを 行う.また,精度切り換えタイミングは,配列の形で詳細 シミュレーションを行う回転数と機能シミュレーションを 行う回転数を交互に設定することによって指定する.

図 3 に OSCAR コンパイラによる並列化プログラムを基 にした例を示す<sup>6)</sup>. 図中, 配列 sim\_count が精度切り替えタ イミングの回転数をしている. 図の例では, 最初の 12 回転 を詳細モード, 次の 238 回転を機能モード, さらに次の 3 回転を詳細モードで実行することをそれぞれ示す. また, sim\_change 関数で実際の精度切り替えを行う. sim\_change の第一引数が切り替えを行う PE 番号, 第二引数が精度切 り替えタイミング情報を格納している配列となる.

int sim\_count[] = {12, 238, 3, …} /\* 精度切り換えタイミング の回転数を指定 \*/ MAIN\_PE0{ /\*PE0 の処理\*/ for(…, …, …){ /\*サンプリング実行対象/ループ\*/

```
sim_change(0, sim_count); /* 回転数の計算, シス
テムコールの呼び出しを行うユーザー関数 */
```

} MAIN\_PE1{ /\*PE1の処理\*/ for(…, …, …){ sim\_change(1, sim\_count); … }

図3 精度切り替えコード挿入のイメージ

Figure3 An image of code for changeover of simulation modes

#### 4. 評価

本章では、まず本手法による精度切り替えのオーバーヘッ ドやキャッシュへの影響を測定し、シミュレーション精度 にどの程度の影響を及ぼし得るか調査する.次に、アプリ ケーションを用いて本シミュレーション手法により得られ る推定実行サイクル数の精度と、シミュレーション時間の 速度向上率を評価する.

#### 4.1 精度切り換えコードのプログラムへの影響

本来は精度切り替えの処理はシミュレータ側に隠蔽し, 対象プログラムには影響を与えないというのが理想である. しかし,任意のタイミングでシミュレーションモード切り 換えを可能とし,またアセンブラ埋め込みによるシステム コール呼び出しや回転数計算を行うといった性質上,精度 切り替えの処理を第三節で述べたようにユーザーコードと して置かざるを得ない.そこで,本節では精度切り替えコ ードがプログラムや推定実行サイクル数にどのように影響 を及ぼし得るかを評価する.

#### 4.1.1 精度切り替えコードのオーバーヘッド

まず,精度切り替えコードのオーバーヘッドがどのよう に推定サイクル数に影響を及ぼすか調査した.

精度切り替えコードは回転数の計算や条件分岐,システ ムコールの呼び出しなどを含み,これらの処理にかかるオ ーバーヘッドが推定サイクル数の誤差の拡大につながるこ とが考えられる.そこで,精度切り替えコードのサイクル 数を計測したところ,一回当たり約20サイクル程度であっ た.本手法はサンプリング対象イタレーションの実行時間 がある程度大きいプログラムを想定しているため,20サイ クル程度のオーバーヘッドは実行サイクル数の推定にほと んど影響を与えないと考えられる.

#### 4.1.2 精度切り替えコードのキャッシュへの影響

次に,精度切り替えコードのキャッシュへの影響を調査 する.

精度切り替えコードでは、精度切り替えタイミングの指 定や回転数の計算時などで配列を用いるため、キャッシュ に影響が及んでしまうことが考えられる.そこで、精度切 り替えコードを挿入したプログラムと挿入していないプロ グラムそれぞれを、キャッシュサイズの異なるアーキテク チャで評価をとり、キャッシュミスヒット率のパラメータ を比べることで、精度切り替えコードのキャッシュへの影 響を調べる.L1キャッシュサイズを変更する場合のキャッ シュサイズを表1に、L2キャッシュサイズを変更する場合 のキャッシュサイズを表2に示す.

表 1 L1 キャッシュの評価のキャッシュサイズ

L1 cache size	32kB, 16kB
L2 cache size	512kB

表 2 L2 キャッシュの評価のキャッシュサイズ

L1 cache size	32kB
L2 cache size	64kB, 256kB, 512kB

評価に使用したアプリケーションは SPEC CPU 2000 ベン チマークの EQUAKE とし, シミュレーションアーキテクチャ の仕様を表 3 に示す.

次に,L1キャッシュサイズを変更した時のキャッシュミ ス率を図4に,L2キャッシュサイズを変更した時のキャッ シュミス率を図5にそれぞれ示す.

図 4, 図 5 を参照すると、キャッシュサイズが小さくなっても、精度切り換えコードはキャッシュミス率にほとん ど影響を与えないことが分かる.

以上より,本手法における精度切り替えコード挿入は, シミュレーションによる実行コストやキャッシュの挙動に ほとんど影響がないことが確かめられた.

表 3 キャッシュ評価における シミュレーションアーキテクチャの仕様

命令セット	SPARC V9
コア数	8

コア数	8
L1 cache latency	1
L2 cache latency	4
memory latency	60
キャッシュ構成	L2 スヌープ

■精度切り換えコードなし
 ■精度切り換えコードあり
 20.0% <sub>II</sub>
 15.0%
 5.0%
 0.0%
 L1 Cache
 L2 Cache
 L1 Cache
 L2 Cache



16kB

32kB

Figure 4 L1 Cache-miss rate with and without runtime overhead





#### 4.2 アプリケーション評価

本節では、アプリケーションを用いて本稿で提案するシ ミュレーション高速化手法により得られる推定実行サイク ル数の精度と、シミュレーション時間の速度向上率を評価 する.

評価アプリケーションは SPEC CPU 2000 のベンチマーク の一つである, EQUAKE を用いる.これは,盆地のような地 形を伝わる地震波の影響をシミュレーションするプログラ ムである. EQUAKE の構造を図 6 に示す.





EQUAKE は,並列化可能ループを内包する一つのメインル ープを持つため,このメインループをサンプリング実行対 象ループとする.

逐次プロファイル採取に使用したサーバーの仕様を表 4

に,採取したメインループのプロファイル結果を図7に示 す.

表 4	Intel Xeon	E5506	の仕様
-----	------------	-------	-----

CPU	Xeon
CPU 数	8
CPU Clock	2. 83GHz
L1 Cache(I/D)	32KB/32KB
L2 Cache	6. 0MB
Main Memory	7. 8GB

図 7 より,250 回転目とそれ以降で,プログラムの挙動 が大きく異なっていることがわかる.そのため本評価では, サンプリングは250 回転以前と以後で分けて行う.また, 125 回転目と250 回転目に突出して挙動が異なるイタレー ションがあるため,その部分を除外してサンプリングを行 う.除外した125 回転目と250 回転目は,詳細シミュレー ションを行うものとする.

以上の考察を基に、それぞれの部分のプロファイル結果 を式(1)の計算を行う統計処理ツールに通すことで、詳細シ ミュレーションを行うべきイタレーション数(サンプル数) を得る.実機プロファイル結果から得られたループ回転数、 標準偏差、平均値、サンプル数を表5に示す.







	表 5	EOUAKE	の回転数,	標準偏差,	平均值,	サンプル	数
--	-----	--------	-------	-------	------	------	---

	回転数	標準偏差	平均值	サンプル数
250 回転以前	250	1.72E+07	3. 49E+08	4
250 回転以後	3605	7.22E+05	3.19E+08	1

以上の結果を元に得られる精度切り替えタイミングの情報 は次のような配列になる.

sim\_count[] = {4, 120, 1, 124, 1, 1, 1}

次に,任意のコア数で並列化した EQUAKE の,精度切り 替えシミュレーションの結果を示す.推定実行サイクル数 は,精度切り替えシミュレーションを行い出力された実行 サイクル数と式(2)によって算出する.また,詳細シミュレ ーションを行うイタレーション数を,算出されたサンプル 数よりも増やしてシミュレーションを行い,全サイクル数 との誤差率について調査する.

今回,評価時間の制約から全イタレーションの詳細実行 を行うことができなかったため,できるだけ多くのイタレ ーション数をシミュレーションした結果から算出した推定 実行サイクル数を全実行サイクル数として,誤差率を算出 した.誤差率の算出式を以下に示す.

誤差 = 
$$\frac{推定全実行サイクル数 - 全実行サイクル数}{全実行サイクル数} \times 100$$
 (3)

また,今回シミュレーションするアーキテクチャの仕様 を表6に示す.

表 6	サンプリング実行評価における	5
-----	----------------	---

シミュレーションア	ーキテクチャの仕様
命令セット	SPARC V9
コア数	1, 2, 4, 8
L1 cache size	32kB
L1 cache latency	1
L2 cache size	512kB
L2 cache latency	4
memory latency	60
キャッシュ構成	L2 スヌープ

250 回転以前の部分の推定実行サイクル数と誤差率を図 8 に,250 回転以後の部分の推定実行サイクル数と誤差率を 図 9 にそれぞれ示す.

図8と図9を参照すると,算出されたサンプル数以上の 詳細シミュレーションを行うことで,本評価で設定した誤 差率 5%以下に収まった実行サイクル数が推定できること が分かる.また,詳細シミュレーションを行うイタレーシ ョン数を増やすと,誤差率が低くなっていくことが分かる.

次に,250 回転以前の部分のシミュレーション時間の速 度向上率を図 10 に,250 回転以後の部分のシミュレーショ ン時間の速度向上率を図 11 にそれぞれ示す.全イタレーシ ョンのシミュレーション時間は,できるだけ多くのイタレ ーション数をシミュレーションした結果から推定されるシ ミュレーション時間を用いた.



図 8 250 回転以前の部分の推定実行サイクル数と誤差率 Figure 8 The number of presumed execution cycles and error rate of a portion before 250 iterations



## 図 9 250 回転以後の部分の推定実行サイクル数と誤差率 Figure 9 The number of presumed execution cycles and error rate of a portion after 250 iterations

図 10 では全てのイタレーションを詳細実行する場合に 比べて、4 イタレーション分の詳細シミュレーションでは 約 54 倍、15 イタレーションで約 16 倍、25 イタレーション で約 10 倍、45 イタレーションで約 5 倍の高速化が得られ ることが分かった.また同様に図 11 では、1 イタレーショ ンで約 558 倍、5 イタレーションで約 345 倍、30 イタレー ションで約 102 倍、50 イタレーションで約 65 倍の高速化 が得られることが分かった.









図 11 250 回転以後の部分の速度向上率 Figure 11 The speedup rate of a portion after 250 iterations

# 5. まとめ

本稿では、コンパイラと協調して精度の高いシミュレーシ ョンを高速に行うフレームワークを提案した.本フレーム ワークでは、予めプログラムにヒント情報を与えることで、 コンパイラと協調してサンプリングサイズや精度切り替え タイミングの決定や、精度切り替えコードの生成を行い、 サンプリング実行を行うことが可能となっている.

また, EQUAKE に本フレームワークを用いることで, 期待 する誤差の範囲で実行サイクル数を推定でき, さらにサン プル数を増やすことで誤差が少なくなっていくことを示し た.

また, EQUAKE の全てのイタレーションを詳細実行した場合,一年以上の時間を要するが,本高速化手法を用いることで,誤差 1.6%以内で 50 倍~100 倍の高速化を実現できることが確かめられた.

**謝辞** 本研究の一部は科研費若手研究 (B) 23700064 の 助成及び,経産省グリーンコンピューティングシステム研 究開発により行われた.

# 参考文献

1) Thomas F. Wenishch, Roland E. Wunderlich, Michael Ferdman, Anastassia Ailamaki, Bavak Falsafi, and James C. Hoe, "Sim-Flex: Statistical Sampling of Computer System Simulation" Micro IEEE, Volume 26, Issue 4, pp.32-42, July-Aug, 2006

2) Erez PerelmanGreg HamerlyMichael Van Biesbrouck Timothy SherwoodBrad Calder "Using SimPoint for Accurate and Efficient Simulation" SIGMETRICS ' 03, San Diego, California, USA. ACM 1-58113-664-1/03/0006, June 10—14, 2003

3) 石塚亮,阿部洋一,大胡亮太,木村啓二,笠原博徳,"科学技 術計算プログラムの構造を利用したメニーコアアーキテクチャシ ミュレーション高速化手法の評価",情報処理学会研究報告.計算 機アーキテクチャ研究会報告 2011-ARC-196(14),1-11,2011-07-20 4) 阿部洋一,石塚亮,大胡亮太,田口学豊,木村啓二,笠原博 徳,"並列メディアアプリケーションを対象としたメニーコアアー キテクチャシミュレーションの高速化の検討",情報処理学会第 191 回計算機アーキテクチャ研究会報告 Vol. 2012-ARC-199, No.3, 2011-07-20

5) Hironori Kasahara, Motoki Obata, Kazuhisa Ishizaka, "Automatic Coarse Grain Task Parallel Processing on SMP using OpenMP", Proc. of 13<sup>th</sup> International Workshop on Languages and Compilers for Parallel Computing (LCPC'00), Aug., 2000

6) Keiji kimura, Masayoshi Mase, Hiroki Mikami, Takamichi Miyamoto, Jun Shirako and Hironori Kasahara, "OSCAR API for Real-time Low-Power Multicores and Its Performance on Multicores and SMP Servers", Lecture Note in Computer Science, Springer, Vol.5898, pp.188-202, 2010