# 組込マルチコア用 OSCAR API を用いた TILEPro64 上でのマルチメディアアプリケーションの並列処理

恵 一 †† 平† 広 紀† 野 崖 本 見 袖 中 宏 啓 \_† 笭 林 木 村 博 徳† 眀 原

組み込み分野においてもマルチコア・メニーコアは広く利用され,そのコア数は今後ますます増加 する.しかしながら手動並列化によりコア数の増加に応じたアプリケーションの性能向上を得るの は費用・期間の面から困難となっている.本稿では C 言語で記述されたマルチメディアアプリケー ションを OSCAR 自動並列化コンパイラを用い並列化し,情報家電マルチコア用並列化 API である OSCAR API を挿入した並列プログラムを自動生成すると共に、生成プログラムを 64 コアの Tilera 社 TILEPro64 メニーコアプロセッサ上で実行するときにデータのキャッシュへの割り付け方式につ いて検討し,TILEPro64 で並列処理した際の処理性能について報告する.

64 コアを用いた性能評価の結果, OSCAR コンパイラによる並列化により, 各スレッドがアクセ スするメモリ領域は適切に分割されプロセッサ近接のキャッシュに割当てられるため, TILEPro64 上では, ヒープや.bss のページをローカルなキャッシュ上に適切に配置することにより, 1 コアでの 実行に対し JPEG XR エンコーダで 55 倍, Optical Flow で 30 倍, MPEG2 エンコーダで 15 倍, AAC エンコーダで 47 倍の性能向上が得られ, OSCAR 自動並列化コンパイラがメニーコアにおい てもコア数増加に応じたスケーラブルな性能向上を得られることが確認できた.また TILEPro64 上 で高いスケーラビリティを得るために必要となるキャッシュ利用設定が明らかになった.

## Parallel processing of multimedia applications on TILEPro64 using OSCAR API for embedded multicore

Yohei Kishimoto,<sup>†</sup> Hiroki Mikami,<sup>†</sup> Keiichi Nakano,<sup>††</sup> Akihiro Hayashi,<sup>†</sup> Keiji Kimura<sup>†</sup> and Hironori Kasahara<sup>†</sup>

Multicore processors and many-core processors have been used widely in embedded areas. The number of cores in these multi/many-cores in increasing more and more. However, it is difficult to achieve scalable performance improvement along with the increasing numbers of cores with parallelized applications by hand because of the cost and time. This paper describes the performance of several automatically parallelized multi-media applications with considering cache assignment method on 64-cores TILEPro64 many-core processor. These applications are written in C language, and are parallelized by OSCAR automatic parallelization compiler. OSCAR Compiler generates parallelized C programs by inserting compiler directives of OSCAR API, which enables parallel processing on the multicore for consumers electronics.

Memory regions accessed by threads are devided properly and assigned to the cache near the processor by OSCAR Compiler. By assigning heap/.bss page to the local cache, the evaluation results using 64-cores show 55 times speedup on JPEG XR encoder, 30 times speedup on optical flow calculation, 17 times speedup on MPEG2 encoder and 47 times speedup on AAC encoder compared to sequential execution. These results show that the OSCAR automatic parallelization compiler can achieve scalable performance improvement along with increasing numbers of cores. This also reveal a necessary configuration for cache utilization to achieve higher scalability on TILEPro64.

1. はじめに

マルチコアプロセッサがモバイル機器,カメラから医 療機器,スーパーコンピューターまで広く普及しはじめ ている.さらに並列処理による性能向上をはかるため, チップ内に搭載するコア数を増加させたメニーコアプ

† 早稲田大学

Waseda University

<sup>††</sup> オリンパス株式会社 Olympus Corporation

ロセッサが注目を集めており, Tilera 社<sup>1)</sup> からは汎用 コアを 64 基搭載したメニーコアである TILEPro64<sup>2)</sup> が出荷されている.

マルチコアの応用分野としてマルチメディア処理の 高速化,低消費電力化の要求は依然として高く,マル チコアにおける並列処理の先行研究が多く存在する. またメニーコアの代表的存在である TILEPro64 およ び TILE64 の利用事例としては H.264 デコーダのデ ブロッキングフィルタの並列化<sup>3)</sup>, Motion JPEG Decoder の並列化<sup>4)</sup> などがある.しかしながら,これら の研究において各アプリケーションは手動で並列化を 行なわれており、対象のアプリケーションに固有の並 列化を行なわなければならないため汎用性に欠け,ま た並列プログラムの開発に長期間と大きな開発費を要 するという問題点がある.

ー般にプログラムの手動による並列化には上記のような問題点があり、その生産性は低く、製品競争力を 高めるのにプログラムの自動並列化に期待が集まって いる.

マルチコア・メニーコア用に最適化された並列化 アプリケーションの生産性を向上するために,我々は OSCAR コンパイラ<sup>5)</sup>を開発し,プログラムの自動 並列化を行なってきた.OSCAR コンパイラではマル チグレイン自動並列化<sup>6)</sup>によるプログラム全域の並 列性の抽出,データローカライゼーション<sup>7)8)</sup>による キャッシュ利用の最適化を行うことによりマルチコア プロセッサにおいて高いスケーラビリティを得ること が可能となる.またOSCAR API<sup>9)</sup>の利用により,マ ルチプラットフォームへの対応を行なってきた.特に 組み込み情報家電用マルチコア<sup>10)</sup>上においては,OS-CAR APIを用いることにより電力制御やリアルタイ ム制御などプロセッサ資源の自動的な利用が実現され ている.

メニーコアプロセッサを対象にした自動並列化で は,アプリケーションのデータアクセスオーバヘッド を低減するためにキャッシュ配置の制御最適化が課題 である.

本稿では OSCAR コンパイラにより, OpticalFlow, JPEG XR<sup>11)</sup> エンコーダ, MPEG2 エンコーダ, AAC エンコーダに対し自動並列化を行い, OSCAR APIを 挿入したコードを自動生成した上で, TILEPro64の キャッシュ利用設定を変更した際の並列処理性能を評 価した.

以下2章ではOSCAR コンパイラの概要,3章で OSCAR APIの概要,4章でTILEPro64の概要,5 章で性能評価について述べる.

## 2. OSCAR コンパイラ

本章では OSCAR コンパイラの概要について述べ る,OSCAR コンパイラは C および Fortran に対応 したコンパイラであり,従来利用されてきたループ並 列性のみならずプログラム全域の並列性を利用するマ ルチグレイン自動並列化を行う.また複数ループ間の キャッシュ利用の最適化を行うデータローカライゼー ション,OSCAR API によるコード出力を行う.マ





Fig. 2 Macro Task Graph

ルチゲレイン自動並列化では,複数の関数呼び出し間 に存在する粗粒度並列性,ループ間の中粒度並列性, ステートメント間の近細粒度並列性を組み合わせて並 列処理を行う.

粗粒度並列処理においては、ソースプログラムを3種 類のマクロタスク (MT) すなわち基本ブロック (BB), 繰り返しブロック (RB), サブルーチンブロック (SB) に分割し,また MT 内部でも分割を行うことで階層的 なマクロタスクを生成する.MT間の入出力変数を解 析することによりマクロフローグラフ (MFG) を生成 し,その後各 MT の最早実行可能条件解析を行いマク ロタスクグラフ (MTG) を生成する.図1に MFGの 例,図2にMTGの例をそれぞれ示す.MTGはMT 間の並列性を表現しており, 並列実行可能な MT をプ ロセッサに割り当てることにより並列化を行う.この 際 MTG がデータ依存エッジしか持たない場合にはス タティックスケジューリングにより MT の割り当てを 行い,コントロール依存エッジを持つ場合にはダイナ ミックスケジューリングルーチンを生成し,プログラ ム実行時に MT の割り当てを行う.

データローカライゼーションでは, 複数のループに 対してデータの利用範囲が一致するように MT を分 割するループ整合分割を行った後, MT 間のデータ共 有量を計算し, データを共有する MT が同じプロセッ サで実行されるようにスケジューリングを行う.これ によりキャッシュを有効活用した並列処理を行うこと ができる.

OSCAR コンパイラが出力する並列ソースコードは OpenMP をベースにした OSCAR API を用いて出 力される.このとき、プログラム中一度だけスレッド のフォークを行うワンタイムシングルレベルスレッド 生成によりスレッド生成オーバーヘッドを最小化して いる.

3. OSCAR API

OSCAR APIは情報家電用ホモジニアス及びヘテロ ジニアスマルチコアプロセッサ用並列化プログラム記 述 APIであり,並列実行指示文,データのメモリ配置 指示文,DMAによるデータ転送指示文,電力制御指示 文,グループバリア同期指示文,リアルタイム制御指 示文から構成されている,OSCAR APIは OpenMP をベースとして策定されているため,OpenMP コン パイラに通すことにより並列化実行バイナリを得るこ とができる.

OpenMP ではサポートされていない電力制御指示 文等を利用した並列 C コードを並列バイナリに変換 する場合は, OSCAR API 標準解釈系<sup>12)</sup> を利用する. OSCAR API 標準解釈系は OSCAR API をランタイ ム関数に変換する.新規のプロセッサに対して OS-CAR API を適用する場合は, この標準解釈系の生成 するランタイム関数の定義を,対象プラットフォーム に合わせて記述すれば自動並列化された並列 C ある いは Fortran プログラムを各社のマルチコア・メニー コア上で実行できる.このようにして,様々なプラッ トフォームに対して低コストで標準解釈系の移植が可 能となり,逐次コンパイラさえ用意されていれば各社 の共有メモリ型マルチコア・メニーコア上で OSCAR コンパイラによる自動並列化が利用できる.

## 4. メニーコアプロセッサ TILEPro64

本章では,評価対象メニーコアプロセッサ TILEPro64 の基本的なアーキテクチャについて述べる.また並列 処理性能に影響を与える要素であるキャッシュホーミ ングストラテジについて説明する.



図 3 TILEPro64 ブロック図 Fig. 3 TILEPro64 block diagram

## 4.1 プロセッサコア

図 3 に TILEPro64 のブロック図<sup>13)</sup> を示す. TILEPro64 は 64 個のプロセッサコアを1 つのチップ に収めたメニーコアプロセッサである.プロセッサコ アの命令セットアーキテクチャは MIPS ベースで,3 命令同時実行可能の VLIW である.また浮動小数点 演算器を持たず,浮動小数点演算はエミュレーション により実行される.各プロセッサコアは8×8のタイ ル状に配置され,図3に示すようなメッシュ状ネット ワークにより接続されている.

4.2 キャッシュホーミングストラテジ

TILEPro64 プロセッサではディレクトリベースの キャッシュコヒーレンシプロトコルが利用されており, キャッシュコヒーレンシ制御を行うコア (Home tile) においてキャッシュラインの管理が集中的に行なわれ る. どのコアが Home tile になるかは図4のようにメ モリ確保時にページ単位で指定することが可能であり, メモリ確保を行ったコアと Home tile の配置によって 以下の3 つのキャッシュホーミングストラテジが存在 する.

tmc\_alloc\_t alloc = TMC\_ALLOC\_INIT; //Local Homing に設定 tmc\_alloc\_set\_home(&alloc, MAP\_CACHE\_HOME\_TASK); p1 = tmc\_alloc\_map(&alloc, size);

//Remote Homing に設定
tmc\_alloc\_set\_home(&alloc, MAP\_CACHE\_HOME(n));
//Hash for Home に設定
tmc\_alloc\_set\_home(&alloc, MAP\_CACHE\_HOME\_HASH);
図 4 キャッシュホーミングストラテジの明示的な指定方法

Local Homing メモリ確保を行ったコアが Home tile となり、処理中のコアで利用するキャッシュを自 身の L2 コントローラで管理する.ローカル L2 キャッ シュに要求されたキャッシュラインが存在しなかった 場合,ローカル L2 コントローラーは直接メインメモ リにアクセスする.

Remote Homing メモリ確保を行ったコアと異 なる1つの Home tile が指定される.Home tile で ないコアにおいてローカルL2ミスが発生した際,該 当キャッシュラインの要求は Home tile に伝えられ, Home tile のL2コントローラはHome tile のL2キャッ シュに要求されたキャッシュラインが存在するか確認 する.存在する場合,リモートL2ヒットとなり,存 在しない場合はメインメモリにアクセスする.

Hash for Home メモリ上の 1 ページをキャッ シュライン単位でハッシュ化を行い, 複数のコアが Home tile となる.これにより Home tile の L2 キャッ シュを分散 L3 キャッシュとして利用可能になり, L2 キャッシュバンド幅を有効活用しリクエストを分散さ せることができる.

4.3 Hash for Home の制御

プロセスが OS 上で動作する際に使用するメモリ領 域はスタック領域,ヒープ領域,.bss 領域,.text 領 域および読み取り専用領域に分かれるが,これらの領 域に対するキャッシュホーミングストラテジをプログ ラムの実行時に環境変数 LD\_CACHE\_HASH により大域 的に指定できる.以下にそれぞれの LD\_CACHE\_HASH の値がどの領域を含み,どのような場合に有効である かを示す.

all すべての領域が Hash for Home として確保される.プロセス・スレッドの実行に全てのコアが積極

的に利用されない際に,利用されないコアのキャッシュ を利用できるため有効である.

allbutstack スタック以外の領域が Hash for Home, スタックは Local Homing として確保される. 一般にスタックはスレッドごとに確保され,他のス レッドとデータを共有することは無いため,スタック のデータを分散させるのはキャッシュのサイズを確保 する点でしか利点がなく,逆に他のコアのキャッシュ を圧迫してしまう.このため,allbutstack はシステ ムのデフォルトに設定されている.

static スタックおよびヒープ領域は Local Homing,その他の領域は Hash for Home として確保され る.ヒープ領域がスレッド間・プロセス間で共有され ない場合に有効であると考えられる.

ro 読み取りのみのデータ (.rodata セクション) お よび命令データ (.text セクション) をハッシュ化する. グローバル変数が積極的にスレッド間で共有されない 場合に有効であると考えられる.

none すべての領域が Local Homing として確保 される.各コアでメモリ領域を共有しないプロセスを 動作させる際に有効であると考えられる.

表 1 キャッシュおよびメモリアクセスのレイテンシ Table 1 latencies of cache and memory access

Level	cycles
L1D	2
Local L2	8
Remote L2	30-60
Main Memory	80

キャッシュおよびメモリアクセスのレイテンシを 表1に示す.リモートキャッシュへのアクセスレイ テンシ(30-60 サイクル)はローカルキャッシュへの アクセスレイテンシ(8 サイクル)と比較して大きい ため,適切なキャッシュホーミングストラテジおよび LD\_CACHE\_HASH の選択が.高速なデータアクセスを 行うために重要である.

5. 性能評価

本章では4章で述べたTILEPro64プロセッサを OSCAR コンパイラにより並列化されたメディアアプ リケーションを用いて評価を行った結果について述べ る.さらに性能解析を通し,スケーラビリティに影響 を与える要素を明らかにする.

5.1 評価環境

本評価では TILEPro64(TLR36480) を搭載した TI-LEncore Card を用いた. TILEncore Card はホス トシステムと PCI-Express により接続されており, ホストシステムからは tile-monitor により OS の 起動・バイナリの実行等の制御を行うことができる. TILEPro64 上では linux-2.6.36 が動作しており, OS からは各コアが SMP として認識されるが, PCIExpress ドライバが 2 コア占有するため, OS・アプリ ケーションからは 62 コアまでしか認識されない.こ のため 64 コア実行時はアプリケーションバイナリを 含んだブートイメージから起動する.62 コア未満での 実行時は tile-monitor を用いる.各アプリケーショ ンは gcc 4.3.3 ベースの tile-gcc を用いてコンパイ ルオプション -O3 -lpthread によりコンパイルを行う.

5.2 対象アプリケーション

以下に今回評価の対象とするメディアアプリケーションの概要を示す.いずれのアプリケーションも Parallelizable C<sup>14)</sup> に準拠して記述されている.

Optical Flow 物体の画像間の動きを検出するア プリケーションであり,移動体の追跡や,動体認識で用 いられている.画像の速度ベクトルの集合をオプティ カルフローといい,本アプリケーションではブロック マッチング法により求める.ブロックシフト演算,差 分演算をY方向,X方向に2重のループ処理で行うが, Y方向はイタレーション間に依存がないDOALLルー プである.1920×1080 の2枚の画像を入力とする.

JPEG XR Encoder<sup>15)</sup>次世代画像規格 JPEG XR の圧縮を行うアプリケーションである.JPEG XR では,従来画像の圧縮に用いられてきた JPEG に対し て高圧縮率で,多様なカラーフォーマットへの対応が あることが特徴である.JPEG XR 画像は複数のタイ ルが画像を構成し,タイルはマクロプロックにより構 成されている.画像を複数のタイルに分割して圧縮を 行う際,縦方向のタイル間に依存が無いことを利用し てタイルレベルで並列化を行なっている.2560×2048 の画像を入力とする.

AAC Encoder 株式会社ルネサス テクノロジ提 供のアプリケーションで,フレーム間の処理に依存が ないため,OSCAR コンパイラでは中粒度の並列性と して抽出可能である.入力には 30 秒の wav ファイル を用い,128kbps で出力する.

MPEG2 Encoder Media Bench2<sup>16)</sup> に収録さ れているソースコードを Parallelizable C により参照 実装したものであり, OSCAR コンパイラではマクロ ブロック間の並列性を抽出する.マクロブロックレベ ル処理は複数のループにわたって行なわれるが,イタ レーション間に依存があるループが含まれるため,通 常の並列化コンパイラによるループ並列処理では各 ループで参照するデータの容量がキャッシュサイズを 超えてしまう.このため複数ループに対してループ整 合分割を行うことでループの並列性を粗粒度タスクに 変換し,データローカライゼーションを適用すること によってキャッシュ利用率を向上させている.

これらのアプリケーションに対し, OSCAR コンパ イラにより自動並列化を行い OSCAR API を用いた コードを出力し, このコードを OSCAR API 標準解 釈系に通すことにより各コア用の並列化ソースコード を得た.

本評価においては並列処理性能を評価するために, I/O処理の時間を除外し,演算処理部分のみを評価の 対象とした.







TILEPro64 における並列処理性能の評価結果を図 5 に示す.ここでは LD\_CACHE\_HASH はデフォルトであ る allbutstack に固定して評価を行った.図中横軸 はアプリケーションとコア数を示し,縦軸は逐次実行 時に対する速度向上率を示している.図5より,64 コ ア実行時の逐次実行時と比較し,opticalflow で 30.68 倍,JPEG XR エンコーダで 28.06 倍, MPEG2 エン コーダで 14.96 倍, AAC エンコーダで 47.20 倍の性 能向上がそれぞれ得られた.

次に,各アプリケーションについて LD\_CACHE\_HASH を変えて評価を行った結果を,図6に OpticalFlow, 図7に JPEG XR エンコーダ,図8に MPEG2 エン コーダ,図9に AAC エンコーダとして示す.図中横 軸はコア数,縦軸は逐次実行時の allbutstack に対 する速度向上率を示している.

opticalflow では図 6 より,1 コアから 64 コアに おいて allbutstack, static, ro, none で同等の速 度向上率を示しているが, all はこれらに比べ速度



図 6 速度向上率 (optical flow) Fig. 6 Speedup ratio(optical flow)









向上率が悪化している.例えば 64 コアで all のとき 速度向上率は 19.2 倍であるのに対し, allbutstack, static, ro, none ではそれぞれ 30.6 倍, 30.6 倍, 30.7 倍, 30.6 倍である.図7の jpegxr では 32 コアまでは static が最も高い速度向上率を示し, allbutstack, all, ro, none の順に速度向上率が高い.64 コアにお いては allbutstack が 28.1 倍, static が 23.7 倍と



allbutstack が static よりも高い速度向上率を示し た.aacenc では図9より, allbutstack と static が ほぼ同じ速度向上率を示している.all ではこれらに比 べわずかに低い速度向上率を示しているが, これはス タック上のデータサイズが小さいためと考えられる.ro と none は16 コアから速度向上していない.mpeg2enc では図8より, 32 コアで all, allbutstack, static, ro, none の速度向上率はそれぞれ 17.7 倍, 17.9 倍, 17.9 倍, 16.1 倍, 16.8 倍に対し 64 コアで 15.0 倍, 15.0 倍, 15.0 倍, 13.8 倍, 15.6 倍であり, すべての場 合で速度向上率が 32 コアより低くなっている.また, 16 コアまでは static が all, allbutstack に対して 低い速度向上率であるが, 32 コア以上ではほぼ同等 の速度向上率を示している.

5.4 性能解析

性能評価結果に対して,データのキャッシュアクセ ス先に注目した解析を行った.アクセスの測定にはプ ロファイラ tile-oprofile を用い、イベントカウン タの値を取得した.

各アプリケーションについて,LD\_CACHE\_HASHの値 を設定することにより各領域のキャッシュホーミング モードを変更し,1コアで逐次処理を行う場合と32コ アで並列処理を行う場合で,処理に使われている全て のコアのリード・ライトキャッシュアクセスがローカ ル・リモートのキャッシュいずれにヒットしたかを測定 した.その結果をopticalflow について図10, jpegxr について図11, mpeg2enc について図12, aacenc に ついて図13 にそれぞれ示す.図中の凡例LOCAL\_DRD, REMOTE\_DRD,LOCAL\_WR,REMOTE\_WR はそれぞれロー カルキャッシュへのリード,リモートキャッシュへの リード,ローカルキャッシュへのライト,リモートキャッ シュへのライトのアクセス回数をそれぞれ示している. 横軸はアプリケーション,コア数,LD\_CACHE\_HASHの



図 10 データのアクセス先 (opticalflow) Fig. 10 Destination of data accesses(opticalflow)



**EXAMPLE 11**  $\mathcal{F} = \mathcal{F} \mathcal{O} \mathcal{F} \mathcal{F} \mathcal{C} \mathcal{X} \mathcal{H}$  (Jpegxr) Fig. 11 Destination of data accesses(jpegxr)



Fig. 12 Destination of data accesses(mpeg2enc)

図 10 より, opticalflow では, 1 コアと 32 コア での実行時でアクセス割合に大きな差はみられず, LD\_CACHE\_HASH が all から allbutstack になると



図 13 データのアクセス先 (aacenc) Fig.13 Destination of data accesses(aacenc)



図 14 ヒーブ領域を Local Homing に変更した場合のデータの アクセス先 (jpegxr)





歴境阿工卒 (Jpegxr) Fig. 15 Speedup ratio(jpegxr) with Local Homing

全体の 90%以上を占めていたリモートキャッシュアク セスが 1%以下に減少することから,本プログラムに おけるキャッシュアクセスのほとんどをスタック領域 へのアクセスが占めていることがわかる.また,32 コアで none の場合,ローカルキャッシュアクセスが 100%を占めることから, opticalflow のメモリアクセ スの多くがスレッド間で共有されないスタック上のも のであることがわかる.このため, all を除いてはス タック領域のキャッシュ配置が適切に行なわれ,高い スケーラビリティが得られたと考えられる.

図11,図12,図13より,jpegxr,aacenc,mpeg2enc では,32コアでnoneの時に,それぞれ12.5%,61.8%, 43.7%をリモートキャッシュアクセスが占める.none では八ッシュ化は行なわれず全てのメモリ領域がLocal Homingとなり,メモリ確保を行ったコアからの キャッシュアクセスは全てローカルキャッシュアクセ スとなるため,リモートキャッシュアクセスの存在は 他のコアからのキャッシュライン要求があり,コア間 でデータが共有されることを示している.

図 11 より jpegxr において 32 コア使用時の allbutstack と static の比較をすると, リモート キャッシュアクセスが allbutstack の時 51.2%に対 し static の時 14.7%に減少するため,本来コア間で 共有されないヒープ領域がハッシュ化によりリモート キャッシュアクセスされてしまっていることが示され る.そのため, 図7 において static が allbutstack より良い性能を示したと考えられる.また図 12 より mpeg2enc でも 32 コアで static と ro のリモート キャッシュアクセスを比較すると 55.4%から 44.4%に 減少するため, 共有されない未初期化静的変数領域 (.bss)がハッシュ化されていることが同様に示される.

jpegxr と mpeg2enc ではスレッド間非共有データ がヒープ領域等,同一の Hash for Home 管理単位上 に存在することにより,ハッシュ化されてしまってい る可能性がある.共有されない領域のハッシュ化は, 利用コア数が少ない場合には他のコアのキャッシュを 有効活用できるが,利用コア数が多い場合には他のコ アのキャッシュを圧迫し,またキャッシュアクセス時間 を増加させるために性能低下を起こすと考えられる.

jpegxr ではタイルレベル処理で用いる特定のヒープ 領域が共有されないため,プログラム中このヒープ領 域の確保時に明示的に Local Homing と指定すること でヒープ上の非共有領域をローカルキャッシュに割り 当てることにより性能改善がみられた.図 15 に特定 のヒープを Local Homing で確保して性能評価を行っ た結果を示す.また図 14 に Local Homing として確 保した場合のローカルキャッシュアクセス・リモート キャッシュアクセスの割合を示す.図 14 より,jpegxr の 32 コアのアクセス割合が図 11 における static の場合と同等となり,ヒープ領域のデータがローカル キャッシュへ配置されたことがわかる.このようにデー タアクセスのローカリティを考慮してキャッシュ配置 を行った結果,図 15 より 64 コアでの実行に1 コア での実行と比較して 55 倍の速度向上率となり,変更 前の allbutstack と比較して 40%の性能向上を得る ことができた.

mpeg2enc では,共有されていない.bss 領域への キャッシュアクセスの割合は比較的大きく,性能に影 響を与えていると考えられる.しかしながら今回用 いた TILEPro64 用評価環境では.bss 上に配置された データをスレッドローカルのキャッシュに適切に配置 することが困難であるため,スケーラブルな実行結果 が得られていない.

aacencでは,図13より,32コア使用時allbutstack, static, ro, noneのローカルキャッシュアクセスはそ れぞれ35.4%,35.8%,35.3%,38.2%とほぼ同等で, キャッシュ配置が適切であることが示される.そのた め図9より64コアで47倍とコア数に応じて性能向 上が得られたと考えられる.

以上をまとめると, OSCAR コンパイラによる並列 化により, 各スレッドがアクセスするメモリ領域は適 切に分割されており, さらに TILEPro64 のようなメ ニーコアでコア数増加に応じたスケーラブルな性能向 上を得るためには, ヒープや.bss のページをローカル なキャッシュ上に適切に配置することが重要であるこ とが確認できた.また,必要とするコア数がチップ上 のコア数より少ない場合, リモートキャッシュアクセ スを許容することで性能向上する可能性があることも 確認できた.

### 6. おわりに

本論文では OSCAR コンパイラと OSCAR API を 利用して自動並列化が行われたメディアアプリケーショ ンの組み込み向けメニーコアプロセッサ TILEPro64 における性能評価について述べた.評価の結果,64 コ ア使用時に逐次実行時と比較して Optical Flow で 30 倍, JPEG XR エンコーダで55倍, MPEG2 エンコー ダで15倍, AAC エンコーダで47倍の性能向上が得 られることが確認できた.また TILEPro64 において スケーラブルな性能を得るためには、ヒープや.bss の ページをローカルなキャッシュ上に適切に配置するこ とが必要であり、適用により最大で40%の性能向上が 得られた.

### 参考文献

 Tilera corporation. http://www.tilera. com/.

- 2) S. Bell, B. Edwards, J. Amann, R. Conlin, K. Joyce, V. Leung, J. MacKay, M. Reif, Liewei Bao, J. Brown, M. Mattina, Chyi-Chang Miao, C.Ramey, D.Wentzlaff, W.Anderson, E.Berger, N. Fairbanks, D. Khan, F. Montenegro, J. Stickney, and J. Zook. Tile64 - processor: A 64-core soc with mesh interconnect. In *Solid-State Circuits Conference, 2008. ISSCC 2008. Digest of Technical Papers. IEEE International*, pp. 88 -598, 2008.
- 3) C. Yan, F. Dai, Y. Zhang, Y. Ma, L. Chen, L. Fan, and Y. Zheng. Parallel deblocking filter for h.264/avc implemented on tile64 platform. In *Multimedia and Expo (ICME), 2011 IEEE International Conference on*, pp. 1–6, 2011.
- 4) X. Lin, C. Huang, P. Yang, T. Lung, S. Tseng, and Y. Chung. Parallelization of motion jpeg decoder on tile64 many-core platform. In Proceedings of the Second Russia-Taiwan conference on Methods and tools of parallel programming multicomputers, pp. 59–68, 2010.
- 5) H. Kasahara, M. Obata, and K.Ishizaka. Automatic coarse grain task parallel processing on smp using openmp. In *Proceedings of the 13th International Workshop on Languages and Compilers for Parallel Computing*, pp. 189–207, 2001.
- 6)小幡元樹、白子準、神長浩気、石坂一久、笠原博 徳.マルチグレイン並列処理のための階層的並列 処理制御手法.情報処理学会論文誌、2003.
- (7) 吉田明正,前田誠司,尾形航,笠原博徳. Fortran マクロデータフロー処理におけるデータローカラ イゼーション手法.情報処理学会論文誌, Vol. 35, No. 9, pp. 1848–1860, 1994.
- 小高 剛, 中野 啓史, 木村 啓二, 笠原 博徳. デー タローカライゼーションを伴う MPEG2 エンコー ディングの並列処理 (コンパイラ技術). Vol. 2004, No. 12, pp. 13–18, 2004.
- 9) K. Kimura, M. Mase, H. Mikami, T. Miyamoto, J. Shirako, and H. Kasahara. Oscar api for realtime low-power multicores and its performance on multicores and smp servers. Vol. 5898, pp. 188–202, 2010. 10.1007/978-3-642-13374-9\_13.
- 10) M. Ito, T. Hattori, Y. Yoshida, K. Hayase, T. Hayashi, O. Nishii, Y. Yasu, A. Hasegawa, M. Takada, H. Mizuno, K. Uchiyama, T. Odaka, J. Shirako, M. Mase, K. Kimura, and H. Kasahara. An 8640 mips soc with independent power-off control of 8 cpus and 8 rams by an automatic parallelizing compiler. In *Solid-State Circuits Conference, 2008. ISSCC 2008. Digest* of *Technical Papers. IEEE International*, pp. 90–598, 2008.
- 11) ITU-T T.832. Information technology. jpeg xr

*image coding system - image coding specification*, 2009.

- 12) 佐藤卓也, 見神広紀, 林明宏, 間瀬正啓, 木村啓二, 笠原博徳. OSCAR API 標準解釈系を用いた Parallelizable C プログラムの評価. 情報処理学 会研究報告, 2011.
- 13) Tilepro64 processor block diagram. http:// www.tilera.com/products/processors/TILEPR064.
- 14) 木村 啓二, 間瀬 正啓, 笠原 博徳. JISX0180:2011
   「組込みソフトウェア向けコーディング規約の作成方法」を用いた Parallelizable C の定義. Vol. 2012, No. 22, pp. 1–6, 2012.
- 15) ITU-T T.832. Information technology. Iso/iec fcd 29199-5: Information technology - jpeg xr image coding system - part 5: Reference software, 2009. http://www.itscj.ipsj.or.jp/ sc29/open/29view/29n10430c.htm.
- 16) Media bench 2. http://euler.slu.edu/ ~fritts/mediabench/.