メディアアプリケーションにおける コンパイラによる I/O オーバーヘッド隠蔽手法

林		明	宏†1	関	П		威 ^{†1}	間	瀬	正	啓†1
和	田	康	孝 ^{†1}	木	村	啓	$\underline{-}^{\dagger 1}$	笠	原	博	徳†1

本稿では、相対的に増大する I/O オーバーヘッドの削減を目指して、連続したファ イル入出力を伴うストリーミングデータを扱うメディア処理アプリケーションを対象 とした I/O オーバーヘッド隠蔽手法を提案する。本手法では I/O 処理を並列化コン パイラが生成する通常の粗粒度タスクの 1 つとして扱い、粗粒度タスク間並列性解析、 タスクスケジューリングを行うことで I/O タスクと演算タスクの並列化を実現する。 AAC エンコードプログラムを用いて情報家電用マルチコア RP-X 及び Xeon サーバ 上でその性能を評価した結果、提案手法は最大 48%の速度向上を実現可能であること が分かった。

Hiding I/O overheads with Parallelizing Compiler for Media Applications

AKIHIRO HAYASHI,^{†1} TAKESHI SEKIGUCHI,^{†1} MASAYOSHI MASE,^{†1} YASUTAKA WADA,^{†1} KEIJI KIMURA^{†1} and HIRONORI KASAHARA ^{†1}

In this paper, we propose a novel method which hides I/O overheads in multimedia applications. We propose a compilation technique which realize a I/O task definition, a data dependency analysis among coarse-grain tasks and coarse-grain task scheduling in order to hide I/O overheads for multimedia applications. This paper evaluates processing performance by the proposed methods on RP-X processor and Xeon server. As a result, the proposed method attains speedups to 1.5x for AAC encoding program with 4 SH-4A processors compared with conventional method.

1. はじめに

マルチコアプロセッサの普及は著しく,携帯電話,ゲーム機,自動車,医療機器等の組み 込み機器, PC,スーパーコンピュータ等様々な分野で注目を集めており,これまで FRV¹, MPcore², UniPhier³, SPARC 64 VIII fx⁴, Nehalem⁵, Phenom⁶, Power 7⁷)等の ホモジニアスマルチコア, Cell BE⁸ や RP-X⁹ 等のヘテロジニアスマルチコアが開発され ている.

しかしながら,マルチコアでは,プログラムからの並列性抽出,計算資源へのタスクスケ ジューリング,同期コードや DMA を用いたデータ,電力制御等多くの負担をソフトウェア 開発者が負うことになり,プログラム開発コスト及び開発期間が増大する.

この問題を解決するため、筆者らは従来より OSCAR 自動並列化コンパイラ及び API を 中心としたマルチコア用自動並列化ソフトウェア開発フレームワーク¹⁰⁾¹¹⁾¹²⁾ を提案してお り、ホモジニアスマルチコア及びヘテロジニアスマルチコア上で C 言語や Fortran 言語の 自動並列化を実現している.このような自動並列化も含め各種計算処理の並列化に関する取 り組みは広く行われている。その一方で、OSCAR コンパイラをはじめ、種々の一般的な自 動並列化コンパイラは、C 言語の fread 関数や fwrite 関数、Fortran の read 文、write 文 のような I/O 処理に対する依存解析を保守的に行い、これら I/O 処理の持つ並列性を積極 的に活用することができなかった。しかしながら、一般にプロセッサの動作速度に比べ、ス トレージシステムへのアクセスコストは非常に大きく、I/O ボトルネックを引き起こす原因 となる¹³⁾.そのため、I/O によって生ずるオーバーヘッドを隠蔽することが重要である.

この問題を解決するためには、I/O 命令と計算タスクを並列に実行可能な場合に積極的 な並列化を自動で行うことが必要となる。そこで本稿では、I/O 処理を含めた並列処理の 第一歩として、連続したファイル入出力を伴うストリーミングデータを扱うメディア処理ア プリケーションを対象とした I/O オーバーヘッド隠蔽手法を提案する。本手法は OSCAR コンパイラの粗粒度タスク並列処理において I/O タスクを計算タスクと共に並列性解析し、 スケジューリングすることで並列処理によりそのオーバーヘッドを隠蔽することを特徴とす る。また、本稿では本手法を AAC エンコーダプログラムに適用し、PC サーバ及び情報家 電用マルチコア RP-X 上で評価した結果についても述べる。

^{†1} 早稲田大学

Waseda University

情報処理学会研究報告 IPSJ SIG Technical Report



2. メディア処理における粗粒度 I/O タスクを考慮した並列化

本章では、I/O 命令を考慮した並列化の概要及び、それを実現する OSCAR 並列化コン パイラについて述べる. さらに、本稿で評価したアプリケーションの I/O タスクに、処理 コストなどの情報を付与する目的で、一時的に利用した OSCAR コンパイラに対するヒン トディレクティブについて説明する.

2.1 I/O タスクの並列化イメージ

本稿では、C 言語の fread や fwrite の様な I/O 命令を対象として並列化方式を説明する. 入力と出力でも異なるファイルであれば同時にアクセスすることは可能であり、データ依存 あるいはデバイス依存がなければ、データを入力している間に、他のコアで別の処理を実 行することは可能である。I/O 命令を考慮した並列化の方針としては、同一ファイルスト リーム対する読み込み/書き込みはアクセスするデバイスの衝突が起きるため、プログラム に記述された通りの実行順序を保証するが、I/O 命令によって定義/参照される変数以外の 変数に関する計算は、I/O 命令と並列に実行可能であるとすることで処理速度の向上を試み る.図1にその例を示す.図1において、(a)は I/O タスクと演算の並列処理を行わない 例である.この場合、例えば Task2 と Task4 は a と b という異なる配列に対して計算する ため、(b) に示す様に並列に実行可能である.このような並列化を実現するために、ここで



Fig. 2 Example of Macro-Flow Graph and Macro-Task Graph

は OSCAR コンパイラの粗粒度タスク並列化に I/O 粗粒度タスクを組み込む.

2.2 OSCAR コンパイラによる I/O を加えた粗粒度タスク並列処理

OSCAR コンパイラは逐次プログラムを入力とし,(1) 粗粒度タスクの生成及びコストの 推定(2) プロセッサへの粗粒度タスクのスタティックスケジューリング(3) タスク間同期コー ドを含めた並列化コードの生成を行う.粗粒度タスク並列処理はループ並列処理等他の並列 処理方式に比べ,より大きな粒度でプログラムを並列化し,処理性能の向上に効果的である ため,OSCAR 並列化コンパイラでは粗粒度タスク並列処理を適用する.

I/O 並列化の第一段階として、OSCAR コンパイラにおけるソースプログラムの基本ブ ロックやループやサブルーチンブロック等への分割時に、新たに I/O 粗粒度タスクとして 定義する.その後、粗粒度タスクすなわちマクロタスク (MT) 間のコントロールフローと データ依存関係を表現したマクロフローグラフ (MFG)を生成する.その際、コンパイラは ソース中のタスクの入力変数の定義、出力変数の使用を解析することでデータ依存解析を 行うが、ソースが解析できない場合、もしくは I/O 処理の様にタスクのコストが推定困難 な場合には後述のヒントディレクティブを使用する.さらに MFG から MT 間の並列性を 最早実行可能条件解析により引きだした結果をマクロタスクグラフ (MTG)として表現す る¹⁴⁾¹⁵⁾. MFG および MTG の例を図 2 に示す. MFG においてノードは MT を表し,実 線エッジはデータ依存を,点線エッジはコントロールフローを表す.また,ノード内の小 円は条件分岐を表す. MTG におけるノードも MFG 同様 MT を表し,ノード内の小円は MT 内の条件分岐を表している.また,実線のエッジはデータ依存を表し,点線のエッジは 拡張されたコントロール依存を表す.拡張されたコントロール依存とは,通常のコントロー ル依存だけでなく,データ依存と制御依存を複合的に満足させるため先行ノードが実行され ないことを確定する条件分岐を含んでいる.

次に、OSCAR コンパイラは MTG 中の各 MT をチップ上の計算資源の特性を考慮しス ケジューリングする¹⁶⁾.スケジューリングアルゴリズムはリストスケジューリングにおけ る優先度及びタスク割り当ての方針をヘテロジニアスマルチコア向けに拡張したものであ る.最後に OSCAR コンパイラは MT のスケジューリング結果を元に OSCAR API ソー スを出力する.

2.3 OSCAR コンパイラへのヒントディレクティブ

```
#pragma oscar_hint accelerator_task (accelerator_type) \
```

cycle (exec_cycle,[trans_mode]) \ [workmem(mem_type,mem_size)] \ [in(in_list)] [out(out_list)] new-line 図 3 OSCAR コンパイラ向けヒント情報 Fig. 3 Hint directive for OSCAR compiler

本節では、OSCAR コンパイラへのヒントディレクティブについて述べる。本稿では、ヒ ントディレクティブとして OSCAR API におけるヘテロジニアスマルチコアコンパイラ¹⁰⁾ 用に定義されたコンパイラにアクセラレータで処理を行える部分、そのコスト並びに入出力 変数を教えるための accelerator_task ディレクティブを用いる。本ディレクティブは前節で 述べたように、I/O 処理の様に一般的にコストの推定が困難な場合にも効率的なタスクス ケジューリングを実現するため、及び OSCAR コンパイラがソースを解析出来ない場合に タスク間依存解析を実現し、並列性の抽出を容易にするために使用する。本稿では図3に 示される、accelerator_task ディレクティブを利用し、I/O タスクの並列化に必要なデータ 依存解析に必要な情報を与える。本来 accelerator_task はアクセラレータによって実行可能 なブロックを指定するヒントディレクティブであり、accelerator_task ディレクティブは引 数として、ブロックを実行可能なアクセラレータの種別を accelerator_type に、実行サイ

```
int main() {
    int i, a[N], b[N];
    ...
#pragma oscar_hint accelerator_task (IO_TASK) cycle(100) in(fp) out(a[0:9])
    fread(&a, sizeof(int), 9, fp);
    for (i = 0; i < 9; i++) { b[i] = func(a[i]); }
#pragma oscar_hint accelerator_task (IO_TASK) cycle(100) in(b[0:9]) out(fp2)
    fwrite(b, sizeof(int), 9, fp2);
#pragma oscar_hint accelerator_task (IO_TASK) cycle(100) in(fp) out(a[10:19])
    fread(&a, sizeof(int), 9, fp);
....
return 0;
}
    M A OSCAR コンパイラ向けヒントディレクティブ例
    Fig. 4 Example of source code with hint directives
```

クル数を exec_cycle で、アクセラレータへのデータ転送方法 (DMA を使用するか、CPU で行うか等) を trans_mode で、アクセラレータ実行に必要なメモリ種別とそのサイズを mem_type と mem_size で、対象ブロックへの入力となる変数リストを in_list で、出力とな る変数リストを out_list で、それぞれ指定することができる¹⁰⁾.本稿では特に I/O 処理の 実行サイクル数と上記の入出力変数指定を用いて I/O タスクの定義を行う.入出力変数リスト in_list, out_list は複数個のスカラ変数,配列を記述可能である。特に配列に関しては 各次元に対して下限 (lower)、上限 (upper)、ストライド間隔 (stride)、連続要素数 (block) を指定可能で、書式は a[11:u1:s1:b1][l2:u2:s2:b2]...となる。例えば一次元配列 a に 対し a[2:12:3:2] という指定を行った場合は、添字が 2 から 12 の範囲で、2 個の連続要素をストライド間隔 3 でアクセスするので a[2], a[3], a[5], a[6], a[8], a[9], a[11], a[12] にアク セスすることとなる。

サンプルコードを図4に示す.サンプルコードは3つのヒントディレクティブを含んで いる.1つ目のディレクティブは「fread 関数の実行に100クロックサイクルが必要であり, その実行によって a[0]-a[9] の範囲が定義される」という事を示し,2つ目のディレクティブ は「fwrite 関数の実行に100クロックサイクルが必要であり,その実行には b[0]-b[9] の範囲 が必要である」という事を示す.同様に最後のディレクティブは「fread 関数の実行に100 クロックサイクルが必要であり,その実行によって a[10]-a[19] の範囲が定義される」とい う事を示す.以上の情報により,最後のディレクティブは for ループがアクセスする範囲と

情報処理学会研究報告 IPSJ SIG Technical Report

異なる範囲をアクセスすることが分かるため、同時に実行可能と判定可能である.

2.4 ストリーミングデータのメディア処理の並列化イメージ

本節では前節で述べた並列化イメージをベースとし、AACや MPEG2 エンコーダ等の一 般的なメディア処理に対する提案手法の適用について述べる.図5に一般的なメディア処理 におけるストリーミングデータの処理を示す.図5に示すように、ストリーミングデータ のメデイア処理においては、通常ファイルシステムや入力でばいすからのデータ読み込み (fread),読み込んだデータの処理 (Encode),処理済みデータのファイルシステムや出力デ バイスへの書き出し (fwrite)をループを用いてフレームなどの単位で連続的に行う.この ようなプログラムで、粗粒度タスク並列処理を行う為に、まず、図6に示す様なループア ンローリングを行い、データ処理を行う粗粒度タスクの並列性を高める。しかし、この場 合、データ処理を行う粗粒度タスクがコンパイラによって並列に実行されるようにコンパ イラがスケジューリングするのみであり、I/O処理は逐次的に行われるので、I/Oを行う粗 粒度タスクのオーバーヘッドを隠蔽することは出来ない.そこで、前項で述べた様に、I/O を行う粗粒度タスクのオーバーヘッドを隠蔽するために、ファイル入出力を含めた処理が、 図7の group1と group2の様に 2 回展開されるよう、プログラムのリストラクチャリング を行う.さらに、I/O タスクと演算が並列に実行されるようにコンパイラがスケジューリン 



図8 I/O タスクの亚列化を考慮した場合の MTG Fig.8 Example of MTG and schdeduled result of I/O parallelization

二重線はデバイス間依存を示している. この例では2グループに展開した例を示している. このとき, I/O 処理の並列性抽出とスケジューリングを行うために,必要に応じてヒント ディレクティブを利用する.



3. 性能評価

本章では AAC エンコーディングプログラムを例とし提案手法を用いてコンパイルし,性能を評価した結果について述べる.

3.1 評価アプリケーション

AAC エンコーダは、wav 形式の音楽データを AAC 形式に圧縮するプログラムである.本 稿で用いる AAC エンコーダはルネサスエレクトロニクスおよび日立製作所提供の AAC-LC エンコードプログラムを Parallelizable C¹⁷⁾で参照実装したものである. AAC エンコー ドプログラムの構造を図 9 に示す. 図 9 において Nframes はエンコードする wav ファイ ルのフレーム数を示しており、readFrame 関数で i フレーム目の音声データの読み込み後、 Encode 関数の呼び出しにより、1 フレームに対してフィルタバンク処理、MS ステレオ処 理、量子化およびハフマン符号化を行い、writeFrame 関数でエンコード結果の書き出しを 行う. このようなプログラム構造に対して、2 章で述べた様に、粗粒度タスク並列性の抽出 及び、I/O タスク並列性の抽出を目的に手動でリストラクチャリング並びに OSCAR コン パイラへのヒントディレクティブを挿入し I/O タスクと演算タスクの並列化を行った.本 評価におけるエンコードパラメータは、サンプリングレートが 44.1[kHz]、ビットレートが 128[kbps] であり、約 19 秒のステレオ PCM データが入力として用いる.

3.2 評価環境

本評価では OSCAR コンパイラによって並列化した AAC エンコーディングプログラム を, Intel の 4 コア CPU である Xeon X5365 を搭載したサーバ,ルネサステクノロジ,日 立製作所,早稲田大学で共同開発した情報家電用マルチコア RP-X における SH-4A を 4 コア構成による SMP モードの 2 つの環境で,それぞれ I/O を含めたプログラム実行時間 の評価を行った.各環境におけるパラメータを表 1 に示す.

Table 1 Evaluation environment									
	Intel Xeon X5365	Renesas/Hitachi/Waseda RP-X							
	Xeon X5365	SH-4A							
CPU	$(3.00 \text{GHz} \times 4)$	$(600 MHz \times 4)$							
L1 D-Cache	32KB / 1 core	32KB / 1 core							
L1 I-Cache	32KB / 1 core	32KB / 1 core							
L2 cache	4MB / 1 core	N/A							
		SH C Compiler							
Native	GNU	+ OSCAR API standard							
Compiler	C Compiler verion 4.3.2	Translation							
Compile									
Option	-O3 -fopenmp								

主1 新研習塔

入出力関数に関しては、Xeon サーバー上では C 言語の fread, fwrite 関数を使用した. RP-X 上ではファイルシステムは存在せず、メモリへのリード/ライドとなっているため、現 実的なコストを設定するために入力と出力のコストはエンコードと同程度のコストとした.

3.3 Intel Xeon X5365 上での性能評価

図 10 に Xeon X5365 上での性能評価結果を示す. 図 10 において横軸はプロセッサ構成 で, mCPU は CPU コア m 基を計算資源として使用したことを示す. 縦軸は 1CPU での 実行時間に対する速度向上率である. 図 11 より, 2CPU おいて I/O による並列化を行わな い場合は 1.45 倍, 行った場合は 1.52 倍と 4.8%の性能向上, 4CPU において, I/O による よる並列化を行わない場合は 2.67 倍, 行った場合は 2.91 倍となり 8.9%高くなったことが わかる.

3.4 RP-X 上での性能評価

図11に RP-X上での性能評価結果を示す.図11において横軸はプロセッサ構成で,mSH はSH-4A コア m 基を計算資源として使用したことを示す.縦軸は 1SH での実行時間に対 する速度向上率である.図11より,2SH において I/O による並列化を行わない場合は 1.23 倍,行った場合は 1.62 倍と 31.7%の性能向上,4SH において,I/O によるよる並列化を行 わない場合は 1.58 倍,行った場合は 2.34 倍となり 48.1%高くなったことがわかる.また, 図 12 に 4SH の場合のスケジューリング結果を示す.図 12 は縦方向が時間であり,横方向 に各 CPU を表しており,最適にスケジューリングされていることがわかる.また,2章で 述べた I/O タスクのアンローリングを行うことで,処理グループを増やすことでさらなる スケーラビリティの獲得が期待できる.

情報処理学会研究報告 IPSJ SIG Technical Report



図10 Xeon X5365 上での性能評価結果 Fig. 10 Evaluation result on Xeon X5365





Fig. 12 Scheduled result for 4SH on RP-X

4. おわりに

本稿では、マルチコアを対象として、入出力命令と計算タスクを並列実行可能となる手法 の提案を行った。本手法では、並列化コンパイラが生成する粗粒度タスクグラフ中に、I/O タスクを定義し、スケジューリングを行うことで I/O 部分と計算タスク部分の並列実行を 可能とする。AAC エンコーダを用いた評価の結果、Xeon X5365 上で4つの CPU を用い た場合、既存の手法と比較して最大 8.9%の性能向上、RP-X 上で4つの汎用 CPU を用い た場合、既存の手法と比較して最大 48.1%の性能向上を得ることを確認した。

謝辞 本研究の一部は,経済産業省 "グリーンコンピューティングシステム研究開発"拠 点形成プロジェクト及び NEDO "情報家電用ヘテロジニアスマルチプロセッサ"プロジェ クト及び早稲田大学グローバルCOEプログラム「アンビエントSoC教育研究の国際拠 点」(文部科学省研究拠点形成費補助金)の支援により行われた.OSCAR ヘテロジニアス API は早大と日立・ルネサス・富士通・東芝・パナソニック・NEC からなる API 委員会に て策定された.研究を遂行するにあたり,貴重なアドバイスを頂いたプロジェクト関係者の 皆様に感謝致します.

参考文献

- 1) Suga, A. and Matsunami, K.: Introducing the FR 500 embedded microprocessor, *IEEE MICRO*, Vol.20, pp.21–27 (2000).
- 2) ARM: ARM11 MPCore Processor Technical Reference Manual (2005).
- 木村, 藤井, 西道, 清原:デジタル家電統合プラットフォーム UniPhier に おけるメディアプロセッサ, DA シンポジウム (2005).
- 4) Maruyama, T., Yoshida, T., Kan, R., Yamazaki, I., Yamamura, S., Takahashi, N.,

情報処理学会研究報告

IPSJ SIG Technical Report

Hondou, M. and Okano, H.: Sparc64 VIIIfx: A New-Generation Octocore Processor for Petascale Computing, *Micro, IEEE*, Vol.30, No.2, pp.30 –40 (2010).

- 5) Intel: Intel, http://www.intel.com/.
- 6) AMD: AMD, http://www.amd.com/.
- 7) Kalla, R., Sinharoy, B., Starke, W. and Floyd, M.: Power7: IBM's Next-Generation Server Processor, *Micro, IEEE*, Vol. 30, No. 2, pp. 7 –15 (online), DOI:10.1109/MM.2010.38 (2010).
- 8) Pham, D., Asano, S., Bolliger, M., Day, M.N., Hofstee, H.P., Johns, C., Kahle, J., Kameyama, A., Keaty, J., Masubuchi, Y., Riley, M., Shippy, D., Stasiak, D., Suzuoki, M., Wang, M., Warnock, J., Weitzel, S., Wendel, D., Yamazaki, T. and Yazawa, K.: The design and implementation of a first-generation CELL processor, 2005 IEEE International Solid-State Circuits Conference, ISSCC (2005).
- 9) Yuyama, Y., Ito, M., Kiyoshige, Y., Nitta, Y., Matsui, S., Nishii, O., Hasegawa, A., Ishikawa, M., Yamada, T., Miyakoshi, J., Terada, K., Nojiri, T., Satoh, M., Mizuno, H., Uchiyama, K., Wada, Y., Kimura, K., Kasahara, H. and Maejima, H.: A 45nm 37.3GOPS/W heterogeneous multi-core SoC, *IEEE International Solid-State Circuits Conference, ISSCC* (2010).
- 10) 林,和田,渡辺,関口,間瀬,木村,伊藤,長谷川,佐藤,野 尻,内山,笠原:情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフ レームワーク,情報処理学会研究報告,Vol.2010-ARC-190, No.7,pp.1-9 (2010).
- 11) Hayashi, A., Wada, Y., Watanabe, T., Sekiguchi, T., Mase, M., Shirako, J., Kimura, K. and Kasahara, H.: Parallelizing Compiler Framework and API for Power Reduction and Software Productivity of Real-time Heterogeneous Multicores, Proc of The 23rd International Workship on Languages and Compilers for Parallel Computing(LCPC2010) (2010).
- 12) Kimura, K., Mase, M., Mikami, H., Miyamoto, T. and Kasahara, J. S.H.: OSCAR API for Real-time Low-Power Multicores and Its Performance on Multicores and SMP Servers, Proc of The 22nd International Workship on Languages and Compilers for Parallel Computing(LCPC2009) (2009).
- 13) Lang, S., Carns, P., Latham, R., Ross, R., Harms, K. and Allcock, W.: I/O performance challenges at leadership scale, *Proceedings of the Conference on High Performance Computing Networking, Storage and Analysis*, SC '09 (2009).
- 14) 本多, 岩田, 笠原: Fortran プログラム粗粒度タスク間の並列性検出法, 信学 論 (D-I), Vol.J73-D-I, No.12, pp.951-960 (1990).
- 15) 笠原, 合田, 吉田, 岡本, 本多: Fortran マクロデータフロー処理のマク ロタスク生成手法, 信学論, Vol.J75-D-I, No.8, pp.511-525 (1992).
- 16) 和田, 林, 益浦, 白子, 中野, 鹿野, 木村, 笠原:ヘテロジニアスマ ルチコア上でのスタティックスケジューリングを用いた MP3 エンコーダの並列化, 情

報処理学会論文誌コンピューティングシステム (2007).

17) Mase, M., Onozaki, Y., Kimuraa, K. and Kasahara, H.: Parallelizable C and Its Performance on Low Power High Performance Multicore Processors, *Proc. of 15th* Workshop on Compilers for Parallel Computing (2010).