OSCAR自動並列化コンパイラによる 並列化オーバヘッド削減のためのタスク融合手法を用いた 実ラダーアプリケーションの並列化

川角 冬馬^{1,a)} 見神 広紀^{1,b)} 吉川 智哉^{2,c)} 細見 武郎^{2,d)} 追立 真吾^{2,e)} 木村 啓二^{1,f)} 笠原 博徳^{1,g)}

受付日 2023年5月21日, 採録日 2023年11月7日

概要:半導体製造等を含めたファクトリーオートメーション (FA) では、ラダー言語で制御されるプログ ラマブルロジックコントローラ (PLC) が広く利用されている.製造装置の応答性向上のため、半導体製 造等の複雑な工程を扱う大規模プラント制御では PLC の高速化が求められている.クロック周波数引き 上げによる高速化は PLC 搭載 CPU に要求される高耐久性の観点から適さず、マルチコア CPU による並 列処理が期待される.しかしながら、ラダープログラムの各制御処理は分岐処理が多く発生し、分岐後の 計算が小さい.このため、従来の並列化手法では並列化利得よりも同期等の並列化オーバヘッドが大きく なるという問題が存在した.本論文では、OSCAR コンパイラによるラダープログラムの並列性抽出およ び高速化を行う手法を提案する.さらに、ラダープログラムの並列性解析を高速に行う手法を提案する. 提案手法ではラダープログラムを、配列アクセス範囲情報付きの等価な C プログラムへ変換する処理系を 開発し、その出力を新規のタスク融合手法を実装した OSCAR コンパイラによって解析した.提案手法の 有効性を、実マルチコアボード上で評価したところ、産業界提供の大規模実 FA ラダープログラムに対し、 ARM 2 コア上で 1.4 倍の速度向上が得られることを確認できた.また、コンパイル時間については配列ア クセス範囲情報付与により最大で 8.4 倍高速化できることが確認できた.

キーワード:並列処理,自動並列化コンパイラ,ラダープログラム

Parallelizing Ladder Applications with Task Fusion Techniques for Reducing Parallelization Overhead by OSCAR Automatic Parallelizing Compiler

Тонма Kawasumi^{1,a)} Hiroki Mikami^{1,b)} Томоуа Yoshikawa^{2,c)} Такего Hosomi^{2,d)} Shingo Oidate^{2,e)} Keiji Kimura^{1,f)} Hironori Kasahara^{1,g)}

Received: May 21, 2023, Accepted: November 7, 2023

Abstract: Programmable Logic Controllers (PLC) operated by ladder programs have been widely used for factory automation. Large-scale plant control, such as semiconductor manufacturing, requires fast PLCs because their complicated manufacturing processes require higher response time. For this purpose, CPU clock frequency improvement is unsuitable since PLCs require high durability. Therefore, parallelizing ladder programs is a promising approach for improving the performance of PLCs. However, due to the small task cost in a ladder program, the parallelization overhead becomes a critical issue in conventional parallelization methods. This paper proposes a method for exploiting parallelism from ladder programs and speeding them up by the OSCAR compiler. Besides, we propose a highly efficient method for exploiting parallelism from ladder programs. We developed an automatic translator to derive a C program with array access range information from ladder programs. The OSCAR compiler then takes the output C program to parallelize it by utilizing the newly proposed task fusion method. Performance evaluation using three real ladder applications and an ARM multi-core board confirmed that our proposal improves the performance by up to 8.4 times.

Keywords: parallel processing, parallelizing compilers, ladder program

1. はじめに

工場の自動化には PLC が広く用いられている [1], [2], [3]. 従来のシーケンス制御で用いられてきた電磁リレーと比較 して PLC を用いたシーケンス制御では制御内容の変更が 配線の変更ではなくソフトウェアの変更によって行えるた め保守性の面で優れている.また,PLC は一般の PC と比 較して耐久性も優れており工場のようなノイズの多い環境 でも高い信頼性を確保できる [4].

特に半導体製造のような複雑な工程を持つ大規模な プラントの制御では,高速・高応答な PLC が要求され る [5], [6], [7], [8]. PLC を高速化することで PLC がセン サ入力を検知するまでの時間が短縮され,PLC の応答性が 向上する [9]. また,高速な PLC にはより多くのセンサが 接続可能であるため,PLC 台数削減による保守性の向上が 期待できる.

しかしながら、PLC に搭載されている CPU は工場内の 電磁波等によるノイズにさらされた環境下においても高い 信頼性を確保する必要があり、高周波数化による高速化は 適さない. そのため、PLC へ入力されるラダー言語で記述 されたプログラムの並列化が、耐久性を求められる PLC を高速化する手法として有望なアプローチとなる.

ラダープログラムの高速化に関連した先行研究としてラ ダープログラムの実行条件判定の命令数を削減して高速化 する手法 [10], [11] やラダープログラムを一連の命令ブロッ ク単位で並列化する手法 [12] が提案されてきた.しかし, これらの研究ではいずれも実マルチコアボード上での評価 は行われていなかった.

本論文ではラダープログラムを同等の C プログラムへ 変換し、それを OSCAR 自動並列化コンパイラ [13] へ入 力して並列性解析を行って高速化する手法を提案する. ラダープログラムの解析にあたり、ラダープログラムを Parallelizable C 規約 [14] に準拠した並列性解析が容易な 形式の等価な C プログラムへ変換する処理系を開発した. 提案する処理系によりラダープログラムから変換された C プログラムは OSCAR コンパイラによる並列性解析に適し た形式ではあるが、一方でプログラム中に存在する大量の 配列の定義・参照情報収集処理がコンパイル時間増大を引 き起こす. そのため、本処理系の出力する C プログラムに は、上記解析処理時間を削減するために並列性解析のため

1 早稲田大学

- Waseda University, Shinjuku, Tokyo 169-8555, Japan ² 三菱電機株式会社
- Mitsubishi Electric, Chiyoda, Tokyo 100–8310, Japan $^{\rm a)}$ tohmak@asagi.waseda.jp
- ^{b)} hiroki@kasahara.cs.waseda.ac.jp
- ^{c)} Yoshikawa.Tomoya@aj.mitsubishielectric.co.jp
- ^{d)} Hosomi.Takero@ap.mitsubishielectric.co.jp
- e) Oidate.Shingo@dx.mitsubishielectric.co.jp
- ^{f)} keiji@waseda.jp
- ^{g)} kasahara@waseda.jp

の配列定義・参照情報を埋め込むことができる.これを用 いることで高速に並列性解析を行うことが可能となる.こ の処理系から得られた C プログラムを,新規のタスク融合 機能を実装した OSCAR 自動並列化コンパイラを用いて並 列性を抽出し,並列 C コードを生成した.本論文で提案 する新規のタスク融合機能は,ラダープログラムの初期化 タスク群とデータ書き出しタスク群が各々で並列実行可能 かつタスクコストが小さいという特徴に着目している.ま た,タスク融合によるプログラム並列性の低下を抑えなが ら並列化オーバヘッドを削減するために融合対象を想定実 行環境における同期コスト以下の小タスクに限定し,融合 のグルーピングを関連タスクどうしとした.さらに,得ら れた並列コードを実マルチコアボード上で評価を行った. 以上をまとめると,本論文の貢献は以下のとおりとなる:

- ラダープログラムを, Parallelizable C 規約 [14] に準拠した並列性解析の容易な C プログラムへの変換手法の提案
- C プログラムに変換したラダープログラムの自動並列
 化コンパイル時間削減手法の提案
- ・並列化オーバヘッド削減のためのプログラムの持つ並 列度と同期等並列処理オーバヘッドの両方を考慮した マクロタスク融合手法の提案
- 実マルチコアボード上における提案手法の実行性能 評価

本論文は著者等が ETNET2022 にて発表した研究 [15] お よび LCPC2022 で発表した研究 [16] に基づいている.研 究 [15] に対し,本論文では 5 章で述べるタスク融合手法, 4.4.3 項で提案する C プログラムに変換したラダープログ ラムのコンパイル時間削減手法,および実マルチコアボー ド上における提案手法の実行性能評価を新たに実施した. さらに,研究 [16] に対し,本論文ではコンパイル時間削減 手法の新たな提案,および実マルチコアボード上における 性能評価に対し性質の異なる評価プログラム追加による拡 充を実施した.

以下,本論文では,2章で本論文で高速化を行うラダー言 語について説明する.3章ではOSCAR 自動並列化コンパ イラの概要を説明し、4章ではラダープログラムをCプロ グラムへ変換する処理系について説明する.5章でラダー プログラム高速化のためのタスク融合手法を説明し、6章 ではその評価結果を述べる.7章で関連研究を述べた後、 8章でまとめる.

2. ラダー言語

本章では本論文で解析対象として扱うラダー言語の構造 や命令について概説する.

2.1 ラダープログラムの概要

ラダープログラムは従来の電磁リレーによるシーケンス



制御をモデル化したものである. ラダープログラムの表現 方法には制御回路を図で表したラダー図形式と命令列を文 字で表現したインストラクションリスト(IL)方式が主に 存在する. プログラム開発者は一般にラダー図形式でプロ グラミングを行うが, ラダープログラムを IL 形式で出力 し他のツールへ入力することも可能である.

2.2 ラダープログラムの構成

ラダー図の例を図1に示す.ラダープログラムは左右の 母線と、それらをつなぐ複数の回路で構成される.回路は 左側の実行条件部と右側の命令実行部で構成されている. さらに、回路の左側の母線との接点から、その接点とつな がっている一番右下の母線との接点までの一連の回路を回 路ブロックと呼ぶ.

回路ブロックに含まれる各命令はオペランドとしてデバ イスの種別とデバイス番号を持つ.代表的なデバイスとし ては入力であるデバイス X,出力であるデバイス Y,各々 がデバイス番号の即値を持つデバイス K や 16 ビットワー ドデータを保持できるデバイス D 等が利用できる.さらに オフセットデバイスと呼ばれる,他のデバイスの番号を修 飾し,オフセット付きアクセスを実現するデバイス Z も利 用可能である.

ラダープログラムの実行はラダー図の左から右,上から 下の順番である.ラダー図終端の END 命令が実行される と、プログラムが再びラダー図左上から再開される.この ラダープログラム全体実行の1周をスキャンと呼び、ス キャンにかかる時間をスキャンタイムと呼ぶ.各スキャン はループ誘導変数によってイテレートされず、また一部の 命令は前回スキャンにおけるデバイスの状態との差分をと るため、スキャンのループそのものは並列化に適さない.

ラダー図の実行条件部は a 接点と b 接点の組合せによっ て構成される. a 接点は自身が保持するオペランドが 1 の ときに導通する. b 接点は a 接点とは逆にオペランドが 0 のときに導通する.

ラダー図の命令実行部は加減算等の通常の命令と OUT



図 2 図 1 に対応するラダーインストラクションリストの例 Fig. 2 An example of a Ladder instruction list for Fig. 1.

命令で構成される. OUT 命令は他の命令と異なり実行条 件部が導通しない場合でも実行される命令であり,導通し ている場合はオペランドのデバイスに1を格納し,導通し ていない場合はオペランドへ0を格納する.

例として,図1で示した回路の動作を説明する.図の回路は上の回路ブロックから順に実行される.回路ブロック 1はデバイス X0が1のとき Y0へ1を格納し,デバイス X0が0のとき Y0へ0を格納する.回路ブロック2はデ バイス X1と X2が1のときに加算命令が実行され,X1と X3が1のときに減算命令が実行される.回路ブロック3 はデバイス X4が0のとき Y3へ1を格納し,デバイス X4 が1のとき Y3へ0を格納する.

2.3 ラダープログラムの命令

図2にILの例を示す.このILは図1のラダープログ ラムに対応している.たとえば、図2の最初のLD命令 とOUT命令は図1の回路ブロック1に対応している.ラ ダープログラムのILでは、回路ブロックの実行条件部と 左側母線との接続をLD命令またはLDI命令を用いて表現 する.LD命令はa接点と母線との接続を表し、LDI命令 はb接点と母線との接続を表す.また各接点どうしの接続 には直列接続を示すAND命令と並列接続を示すOR命令 を用いる.さらに、1度LD命令等で生成した接点演算の 結果を複数の箇所で再利用するためにMPS,MRD,MPP 命令を用いることもできる.MPS命令によって接点演算 結果をスタックへプッシュし、MRD命令によりスタック ロードを行い、MPP命令によってスタックのポップを行 える.これらを用いることで、複雑な実行条件を複数の実 行命令に対して容易に流用することが可能となる.

3. OSCAR 自動並列化コンパイラ

本章では本論文の評価で用いた OSCAR 自動並列化コン パイラについて述べる.



Fig. 3 An example of MTG.

3.1 粗粒度タスク並列処理

OSCAR 自動並列化コンパイラは従来の並列コンパイラ が行ってきたループの並列性抽出に加えて、プログラムの タスク間の並列性を抽出することができる. 粗粒度タスク 並列化を行う際, OSCAR 自動並列化コンパイラはソース プログラムを基本ブロック (BB), 繰返しブロック (RB), サブルーチンブロック (SB) の3種のマクロタスク (MT) に分割する. BB は途中で他のブロックへ制御が移らない 連続した命令列を含むブロック, RB はループを含むブ ロック, SB は関数呼び出しを含むブロックをそれぞれ表 している.タスク分割の後,各 MT のデータ依存とコン トロールフローを解析して MT をノード, MT 間データ依 存とコントロールフローをエッジとしたマクロフローグラ フ(MFG)を生成する. さらに、MFGの各タスクに対し て各々のデータ依存とコントロールフローを用いた最早実 行可能条件解析を行い、マクロタスクグラフ(MTG)を 生成する [17]. MTG の例を図3に示す. 図の各ノードは MT を表しており、点線エッジはコントロール依存、実 線エッジはデータ依存関係をそれぞれ表している.また. MT 下部の円は分岐の始点を表す. さらに, 点線の円弧は 複数エッジの OR 関係を表し、実線の円弧は複数エッジの AND 関係をそれぞれ表す. たとえば、図の MTG は BB1 が BB2 または BB3 へ分岐することを示している.また, BB9 は BB4 の終了かつ BB8 の終了によって計算に必要な データが充足され、実行可能になることが示されている.

MTG の生成後, OSCAR コンパイラは各 MT のコスト および MTG の並列度を計算する [18]. 各 MT のコスト は, MT 内部の OSCAR 中間表現の命令の重みの値の総和 となる. 各命令の重みの値はターゲットとなるアーキテク チャによって変化する. 並列度は以下の式で計算される.

$$Para = Seq/CP \tag{1}$$

ここで、Para は並列度、Seq はプログラムの逐次実行コス ト、CP は MTG の最長パス長をそれぞれ表している.こ の式で計算される並列度は並列化オーバヘッドのない理想 的な並列度となる.図4に並列度の計算例を示す.図中の 太線部分は MTG の最長パスを表す.上述の式にあてはめ ると図の Para は以下のように計算できる.

$$Para = (25 + 25 + 50 + 100)/100 = 2 \tag{2}$$



図 4 MTG の並列度計算 Fig. 4 Calculation of MTG parallelism.

この計算により,図の MTG の元になったプログラムは 最大で2倍の速度向上が可能であることが分かる.

MTG の生成後, MT が各プロセッサコアへスケジュー リングされることでプログラムが並列実行される. プログ ラムの条件分岐によって実行時非決定性が存在する場合は 実行時に MT をコアへ割り当てるダイナミックスケジュー リングが適用される. 実行時非決定性がプログラムに存在 しない場合はコンパイル時に MT をコアへ割り当てるスタ ティックスケジューリングが適用される.

3.2 制御系アプリケーション高速化のためのタスク融合

本節では,従来の OSCAR 自動並列化コンパイラが行っ てきた最適化手法のうち,ラダープログラムのような制御 系アプリケーションに対して有効な高速化手法について述 べる.

3.2.1 スタティックスケジューリング適用のためのタス ク融合

ダイナミックスケジューリングはプログラム実行時にコ アに対してタスクを割り当てるため、スケジューリング時 にオーバヘッドが発生する.このオーバヘッドを解消する ため OSCAR 自動並列化コンパイラでは実行時非決定性を MT 内部へ隠蔽するタスク融合を行う [19].具体的には条 件分岐を判定する MT と、その MT とコントロールフロー がつながっている MT を 1 つの MT と見なして単一のコ アへ割り当てる.図5 に図3の MTG にタスク融合を適 用した場合の融合結果を示す.図5の点線枠は条件分岐 の始端から終端までを一括りにした部分 MTG を表してい る.この部分 MTG をを 1MT と見なすことで実行時非決 定性がなくなり、スタティックスケジューリングが可能と なる.以降の項では、条件分岐はすべて MT 内部に隠蔽さ れているものとする.

3.2.2 同期オーバヘッド削減のためのタスク融合

OSCAR 自動並列化コンパイラは MT 間の同期オーバ ヘッドやデータ転送オーバヘッドを削減するため以下の2 種類のタスク融合を行う [20].

MTG 内のある MT A と MT B が 1 つのデータ依存



図 5 スタティックスケジューリング適用のためのマクロタスク融 合の例

Fig. 5 An example of macro task fusion for applying static scheduling.



- 図 6 並列化オーバヘッド削減のためのマクロタスク融合
- ${\bf Fig. \ 6} \quad {\rm Macro \ task \ fusion \ for \ reducing \ parallel \ overheads}.$

エッジのみでつながっている場合,それら2つの MT を融合.

(2) MTG 内の互いに依存関係のない MT A と MT B が別 の1つの MT X を共通の後続 MT として持っており, なおかつ同期コストを含めた先行 2MT の並列実行コ ストよりも 2MT のコストの総和が小さい場合, 3MT を融合.

図 6 に上記 2 つの MT 融合の図を示す. これらのタスク 融合により,データ依存によって並列実行のできない MT でのデータ転送オーバヘッドを削減できる.また,MT の コストが小さく,並列化オーバヘッドが並列化による利得 を上回ってしまうような並列化も抑制できる.

4. ラダープログラムの C 言語変換手法

本章では OSCAR 自動並列化コンパイラによってラダー プログラムの並列性を抽出するための、ラダープログラ ムを C プログラムへ変換する処理系について述べる.本 研究で出力する C コードは、自動並列化コンパイラによ る並列性抽出をサポートするプログラム記述規約である Parallelizable C [14] に準拠している.

4.1 デバイスの表現方法

ラダープログラムの各命令のオペランドとして用いられ



図 7 MPS, MPP 命令の C 変換例 Fig. 7 An example of MPS and MPP translation.

るデバイスはC言語の配列へ変換した.デバイス種別を配 列名,デバイス番号を配列添字とすることによって各命令 間でのデータ依存の解析が容易に行える.ただし,2章で 述べたデバイスKは各々がデバイス番号の即値を持つた め,配列ではなくデバイス番号単体へ変換した.

4.2 実行条件部の変換

2.3 節で述べた MPS 命令等を含まない単純な実行条件部 は接点演算のオペランドを条件式に持つ if 節へ変換した. 前述のとおり, ラダーには接点演算結果をスタックヘプッ シュする MPS 命令とスタックトップをロードする MRD 命令とスタックのポップを行う MPP 命令が存在する. ラ ダーの IL はこれらの命令を用いることで複数箇所で接点 演算の結果を流用しており, コード量を削減している. た とえば, 図 1 の回路ブロック 2 では LD X1 の結果を MPS 命令と MPP 命令で再利用することで 2 つの実行命令に対 して 1 つの a 接点を接続している. 本研究で開発した変換 処理系では MPS, MRD, MPP 命令によるコントロール フローを C 言語の if 節のネスト構造へ変換することでラ ダーと同様の条件分岐判定の再利用を行う. 変換処理系で は 3 命令を以下のとおり扱う.

- (1) MPS:直前までの接点演算結果を用いて if 節を生成し、以降の変換結果をこの if 節内部へ出力する.
- (2) MRD: 直前までの接点演算結果を用いて if 節を出力.
- (3) MPP:直前までの接点演算結果を用いて if 節を出力.
 その直後の命令実行部の出力完了後, if 節を1つ閉じる.

図1で示した回路ブロック2を変換した例を図7に示 す.まず,最初のLD命令とMPS命令によってデバイス X1のif節が生成される.続くAND命令と+命令によって X1のif節内部にX2のif節と加算文が出力される.さら に,MPP命令,AND命令,-命令によってX3のif節とそ の内部の減算命令が出力され,最外側X1のif節が閉じら れる.このようにif節のネスト構造を用いることでX1の 条件分岐の出力を1回のみにしている.ネスト構造を用い ない場合,各実行命令に対してX1の冗長な条件分岐が生 成されてしまう.



図 8 OUT 命令の変換 Fig. 8 Translation of OUT instruction.

4.3 命令実行部の変換

ラダーの命令実行部の各命令は図 7 で示したように同等 の C 言語を用いて定義した. その中で特殊な扱いが必要に なる OUT 命令についてここでは詳しく説明する.

ラダーの OUT 命令は 2.2 節で示したとおり, 実行条件 が満たされた場合はオペランドを1に設定し、実行条件が 満たされない場合はオペランドを0に設定する命令であ る.そこで、本研究で開発した変換処理系では図8に示す ような C 言語のコードに OUT 命令を変換した. この図は 図1中の回路ブロック1を変換する例となっている.変換 処理系が OUT 命令を変換する際はまず、OUT 命令を含 む回路ブロックの直前で一時変数をゼロ初期化する. その 後、OUT 命令が実行される箇所に一時変数への1代入を 配置する. 最後に回路ブロック直後のところに一時変数の 内容をデバイス本体へ格納する文を書くことで OUT 命令 の変換が完了する. この変換によって OUT 命令の実行条 件が満たされた場合は、一時変数を介してデバイスに1が 代入される、逆に実行条件が満たされない場合は、ゼロ初 期化されたままの一時変数を介してデバイスへ0が代入さ れる.

4.4 OSCAR コンパイラによる並列性抽出に向けた変換

本節では、ラダープログラムからCプログラムへの変換 に際して、OSCAR コンパイラによる並列性抽出を補助す るコード生成手法について述べる.

4.4.1 オフセットデバイスの変換

オフセットデバイス Z はスカラ変数へ変換した. さら に、デバイスのオフセットアクセスは配列添字の加算を用 いて表現した. たとえば、D10Z5 のようなデバイスは配列 D とスカラ変数 Z5 を用いて D[10 + Z5] へ変換される. こ の変換において配列は線形添字式のみを持つため、OSCAR コンパイラによるデータ依存解析が容易となる.

4.4.2 可変長引数を受け取る命令の変換

ラダープログラムの命令には引数の個数が可変となって いる命令が存在する.たとえばラダーの加算命令は引数を 2個から28個までの範囲で受け取ることが可能となってい る.しかし,Parallelizable C[14]ではC言語の可変長引数 は推奨されていない.そのため、本研究で開発した変換処 理系ではこれらの命令定義を引数の個数によって分けるこ とにより可変長引数を用いないCコードを生成している.



Fig. 9 An example of array access range analysis.

4.4.3 回路ブロックへの配列定義・参照範囲情報の付与

ラダープログラム上でデバイスが定義・参照される場合, 前述のオフセットアクセスを除けば,ほとんどの場合はア クセス先デバイス番号に定数値のみが用いられる.4.1節 で述べたとおり,これらのデバイスは変換後のCプログラ ムは配列として表現され,ラダープログラムの並列性抽出 はこれら配列添え字に基づいた配列間の依存解析により行 われる.すなわち,OSCARコンパイラは,粗粒度並列処 理の単位である MTの依存解析に用いる情報として,MT 内部に含まれる各命令のすべての配列添え字を集約して対 象 MT 全体の配列アクセス範囲を算出する.ここで,配列 範囲情報の単位は,同一配列中の連続した配列要素の範囲 である.

図9に1回路ブロックの配列アクセス範囲解析の例を 示す.まず,回路ブロック内部に含まれる各ブロックに対 し,配列範囲重複の確認と集約を行いながら配列定義参照 情報を算出する.たとえば,図9中の回路ブロック下部 のブロックにはデバイスDの9番への参照が2つ存在す るが,生成する範囲情報は1つのみとしている.その後, 同様に範囲重複の確認を行いながらすべてのブロックの配 列アクセス範囲を集約し,MT全体の配列アクセス範囲情 報を算出する.MTが複数のネストされたブロックから構 成される場合,通常のリージョンに基づくデータフロー解 析[21]と同様に,内側ブロックから外側ブロックに向けて 範囲情報の集約処理が行われる.

各 MT の依存解析完了後, MT 間の依存解析を, これら 配列アクセス範囲に基づき行う. 4.4.1 項で述べたとおり, 配列添え字は線形添え字となっており, 変換後の配列ア クセス範囲情報のコンパイラによる自動生成は十分可能で ある.

しかしながら, ラダーのほぼすべての命令にデバイスが 出現することから, 大規模プラントのラダープログラムの 並列化ではラダーステップ数と用いられるデバイス数が膨 大となり, 配列アクセス範囲情報作成およびその中の配列 アクセス範囲統合処理が並列化コンパイル時のボトルネッ クとなってしまう.6章で評価するプログラムの解析においては、コンパイル時間の90%が配列アクセス範囲情報の 作成に費やされる.

そこで、本研究で開発した変換処理系では変換結果のC コードの各回路ブロックに対して配列の定義・参照範囲を コンパイラ指示文として埋め込んでいる.この付与情報を 参照することで、OSCAR コンパイラは中間表現から定数 値の配列アクセス範囲情報を生成する必要がなくなるた め、コンパイル時間が削減される.本手法によるコンパイ ル時間削減効果については後述の性能評価の節(6.3節)で 述べる.

4.5 変換対象外の命令

本研究で開発した変換処理系において立上り・立下り命 令は変換対象外となっている. 立上り命令とは実行条件と なるデバイスが前回スキャンと比較して0から1へ変化し ている際に実行される命令を指す. 立下り命令は, 逆に実 行条件となるデバイスが前回スキャンと比較して1から0 へ変化している際に実行される命令を指す. これらの命令 は各スキャン間での依存解析を行わない本研究のスコープ の対象外であるため, 変換は行わない.

5. 並列化オーバヘッド削減のためのタスク融 合手法

本章ではラダープログラムの並列実行時に速度鈍化の原 因となる同期・データ転送オーバヘッドの削減手法につい て述べる.

5.1 従来提案されている自動車エンジン制御用の並列処 理手法によるラダープログラム解析

ラダー言語によって記述されるシーケンス制御プログラ ムに近いリアルタイム制御プログラムの並列化手法とし て,3.2節で述べた自動車エンジン制御プログラムの並列 処理[19]が提案されている.この手法を用いてラダープロ グラムの並列性解析を行うと図10に示すMTGが生成さ れる.図のノードはMT,エッジはデータ依存をそれぞれ 表している.このMTGの並列度は2.5であるため,解析 結果のうえでは2コアを用いた並列化によって高速化が見 込める.しかしながら,MTGの平均タスクコストはARM CPUを搭載した実マルチコアボードの同期コストと同程 度であるため実際には速度向上しない.本論文の提案手法 ではMTGの平均タスクコストを増加させることにより, ラダープログラムのようなタスクコストの小さいプログラ ムの並列実行性能向上を行う.

5.2 提案手法

まず最適化の対象とする,タスクコストの小さい小 MT を定義する.本手法における小 MT とは,想定する実行環









図 11 並列化オーバヘッド削減のための小 MT 融合 (1), (2) [16] Fig. 11 MT fusion methods (1) and (2) for reducing parallelization overhead [16].

境における同期コスト以下の実行コストを持つ MT を指す. 上述の小 MT に対して以下の4種類の MT 融合を適用する.

- (1) 先行タスクとして MT X を唯一持つ小 MT Y につい て、X の末尾に Y を融合する.
- (2) 後続タスクとして MT X を唯一持つ小 MT Y について、X の先頭に Y を融合する.
- (3) 先行タスクを1つも持たず,なおかつ共通の後続タ スクを持つ小 MT 群について,それらを1MT に融合 する.
- (4) 後続タスクを1つも持たず,なおかつ共通の先行タ スクを持つ小 MT 群について,それらを1MT に融合 する.

各融合の概略図を図 11 と図 12 に示す. 図の各点線枠 は MTG の融合範囲を表している. 図 11 の (1) では小 MT Y が先行タスクとして MT X のみを持っているため, MT X と MT Y を 1 タスクに融合している. 図 11 の (2) では 小 MT Y が後続タスクとして MT X のみを持っているた め, MT Y と MT X を 1 タスクに融合している. 図 12 の



図 12 並列化オーバヘッド削減のための小 MT 融合 (3), (4)[16] Fig. 12 MT fusion methods (3) and (4) for reducing parallelization overhead [16].

(3) では共通の後続タスク MT5 を持ち, なおかつ先行タス クを持たない小 MT1 と小 MT2 を 1 タスクに融合してい る. 同様に MT3 と MT4 も融合する. 図 12 の (4) では共 通の先行タスク MT1 を持ち、なおかつ後続タスクを持た ない小 MT3 と小 MT4 を 1 タスクに融合している. 同様 に MT5 と MT6 も融合する.図 11 の (1), (2) によって 3.2.2 項で述べた MT 融合では対処しきれなかった。並列 化による高速化よりもデータ転送オーバヘッドの方が大き くなる箇所の最適化が可能となった.図12の(3),(4)で はそれぞれラダープログラムに頻出するデバイスの初期化 を行う小 MT 群と外部デバイスへの結果書き出しを行う 小 MT 群を融合しタスクコストを増大させ、相対的な並列 化オーバヘッドを削減することができる.また、融合対象 MT を共通の関係タスクがある MT どうしとすることで負 荷不均衡や並列性の低下を抑制しながらタスクコストを増 大させている.

(5. 実ラダーアプリケーションを用いた提案手法の性能評価)

本章では産業界から提供された実ラダーアプリケーショ ンを用いた提案手法の性能評価について述べる.

6.1 評価方法

評価用アプリケーションとして,産業界から提供された 3つの工場自動化用実ラダーアプリケーションを使用した. 表1に評価に用いたプログラムの規模と逐次実行クロッ ク数を示す.表1のプログラム1が,研究[16]において用 いたプログラムであり,プログラム2とプログラム3が本 論文で追加したプログラムである.本論文で追加したプロ グラム2と3はサブルーチンコールを行う命令が複数回実 行され,1回のサブルーチンコールでは複数の処理が行わ

C	2024	Information	Processing	Society	of Japan
---	------	-------------	------------	---------	----------

	表 1	評価プログラムの概要
-	a	

Table I Dummary of the evaluated programs	Table 1	Summary	of the	evaluated	programs.
--	---------	---------	--------	-----------	-----------

	ラダーステップ数	ZCU102 上での C 変換後の 逐次実行クロック数
プログラム 1	1,766	1,614
プログラム 2	1,872	15,232
プログラム 3	1,896	$14,\!864$

れる. そのため, 1ステップあたりの計算量が大きい. 一 方でプログラム1はサブルーチンコールを含まないため1 ステップあたりの計算量がプログラム2,3と比べて小さい. 以上の理由によりプログラム1とプログラム2,3は ラダーステップ数では同等であるが,実行にかかるクロッ ク数には約9倍の差がある.またプログラム2と3に関し ては,プログラム2ではラダー回路中の繰り返し使用され るブロックを部品化するファンクションブロックを用いて ラダープログラムが記述されているが,プログラム3では ファンクションブロックを用いていないことが,プログラ ム構成上の大きな違いとなる.

本論文の性能評価を次の4項目を用いて行った.1点目 は提案手法適用有無での平均タスクコストを測定し,提案 手法によるタスクコストの増加量を確認した.2点目は手 法適用有無での並列度測定および同期コード数の確認であ る.これらによって提案手法による並列度の低下量と並列 化オーバヘッドを確認した.3点目としてラダー変換処理 系から得られたCプログラムを実マルチコアボード上で実 行し,実行性能の向上を確認した.2章で述べたとおりラ ダープログラムは繰り返し実行される.このため,本評価 では変換後のラダープログラムを10,000回連続実行し,そ の平均クロック数を測定した.4点目として 4.4.3項で述べ た付与情報の有無による並列性解析時間の差を測定した.

6.2 評価環境

評価環境として Xilinx ZCU102 ボード [22] を使用した. 本評価ボードは CPU に 4 コアの Cortex-A53, 主メモリ に DDR4 を 4 GB 搭載している.また本評価では実際の PLC の実行環境に近づけるため CPU の周波数を 300 MHz としている.本性能評価では OS に Ubuntu 20.04.2LTS, ネイティブコンパイラに gcc9.3.0 を用いた.さらに,並列 化 API として OpenMP から,各コア用スレッド生成用に "parallel sections",およびスレッド間メモリビューの一貫 性保証に "flush" の各指示文を用いた [23].なお,本評価 環境における同期コストは 200 とし,5.2 節で述べた最適 化対象の小 MT はコスト 200 以下の MT とした.このコ スト値はビジーウェイトループによるフラグ変数の授受の みを行う OpenMP2 並列 C プログラムを用いて,ZCU102 ボード上で実測した同期に要するクロック数が 180 クロッ クであったため,200 と設定した.



図 13 プログラム 1 の MTG [16] Fig. 13 The MTG of Program1 [16].



図 14 プログラム 2 の MTG Fig. 14 The MTG of Program2.

OSCAR コンパイラの実行環境として Ubuntu 22.04.2 LTS と Xeon Gold 6326 CPU (動作周波数 2.9 GHz) と DDR4 256 GB の主メモリを搭載したマシンを用いた.

6.3 評価結果

各プログラムの MTG を図 13, 図 14, 図 15 にそれぞ れ示す.これらはすべて本論文の提案手法を適用した場合 の MTG となっている.表2 に各プログラムの提案手法 有無での各 MTG の平均タスクコストの変化,表3 に並列 コードに含まれる同期コード数の変化,表4 に各 MTG の 並列度の変化,図 16 に実マルチコアボード上で変換後の プログラムを 10,000 回連続実行した際の平均の実行クロッ ク数をそれぞれ示す.図 16 において,左の白い棒が C 変 換済みラダープログラムを ZCU102 上で逐次実行した場合 の実行クロック数,中央の縦縞模様の棒が変換済みプログ ラムに対して3章で示した粗粒度並列化手法およびタスク 融合手法を適用した場合の並列実行クロック数 をそれぞれ表している.逐次実行クロック数測定に用いた



Fig. 15 The MTG of Program3.

表 2 コンパイラが算出した評価プログラムの平均タスクコスト

 Table 2
 Average task cost of evaluation programs estimated in the compiler.

	タスクコスト平均 (提案手法未適用)	タスクコスト平均 (提案手法適用)
プログラム 1	236	1,394
プログラム 2	2,289	8,698
プログラム 3	2,288	8,697

表3 コンパイラが生成した並列コードに含まれる同期の回数

 Table 3
 Number of synchronization codes in the evaluation programs generated by the compiler.

	同期回数 (提案手法未適用)	同期回数 (提案手法適用)
プログラム 1	17	4
プログラム 2	11	2
プログラム 3	11	2

表 4 コンパイラが算出した評価プログラムの並列度

 Table 4
 Parallelism of evaluation programs estimated in the compiler.

:		並列度 (提案手法未適用)	並列度 (提案手法適用)
	プログラム 1	2.5	2.0
	プログラム 2	1.7	1.7
	プログラム 3	1.7	1.7

プログラムには並列化 API は含まれていない. 表 5 にコ ンパイル時間の評価結果を示す. 表の数値は OSCAR コン パイラ単体の実行秒数を示しており, 括弧内の数値は変換 処理系の実行秒数を示している. また, 左側が 4.4.3 項で 述べた手法を用いない場合, 右側が 4.4.3 項で述べた手法 を用いた場合をそれぞれ表している.

表 2 より,本論文で提案した MT 融合手法によって各 評価プログラムの MT のコスト平均はプログラム 1 で 5.9



図 16 ZCU102 上での評価用プログラムの並列実行結果

Fig. 16 Parallel execution results of the evaluation programs on ZCU102.

表 5 評価プログラムのコンパイル時間(括弧内はコード変換時間) Table 5 Compilation time of the evaluation programs (Code generation time is shown in parentheses).

	コンパイル時間 [sec] (変換処理系による 配列範囲情報なし)	コンパイル時間 [sec] (変換処理系による 配列範囲情報あり)
プログラム 1	10.88(1.00)	5.03(1.17)
プログラム 2	12.17(0.91)	1.45(1.17)
プログラム 3	8.64(0.83)	1.32(1.24)

倍、プログラム2で3.8倍、プログラム3で3.8倍に増大す ることが確認できる. また. 表3と表4よりプログラム1 以外では MTG の並列度を損なうことなく並列コードの同 期回数を削減できていることが確認できた. さらに,図16 より実マルチコアボード上において、 逐次実行と比較し、 プログラム1は2コアで1.2倍、プログラム2は2コアで 1.4 倍、プログラム3は2コアで1.3 倍の速度向上が確認 できた.特にプログラム1の従来手法のみを適用した場合 の並列実行結果と提案手法適用時の並列実行結果を比較す ると,実行前の並列度の見積りにおいては,提案手法では 並列度が 0.5 だけ低下していたが、実際の実行においては 提案手法によって 2.7 倍の速度向上が確認できた.プログ ラム1.2.3 すべての場合で提案手法適用時の並列実行ク ロック数が最小となった.これは、本論文で提案したタス ク融合によって未適用の場合と比較して、プログラム1で は同期回数が17回から4回へ、プログラム2では同期回 数が11回から2回へ、プログラム3では同期回数が11回 から2回へ削減できたためである.表5より4.4.3項で述 べたコード生成手法がコード生成時間をほとんど増大させ ることなく、コンパイラ中間表現からデバイスアクセス範 囲を抽出する処理を短縮することでコンパイル時間を削減 できることが確認できる。特にプログラム2において、8.4 倍のコンパイル速度向上が確認できた.

6.4 評価結果のまとめ

本研究で行った実機評価によって, ARM CPU を搭載し

- 表 6 3.2.2 項と 5.2 節で示した MT 融合有無による MT 個数の 変化
- Table 6Difference in the number of MTs with and without
MT fusion methods described in Section 3.2.2 and
Section 5.2.

	MT 融合無効化時の MT 個数	MT 融合有効化時の MT 個数
プログラム 1	142	24
プログラム 2	98	10
プログラム 3	98	10

た実マルチコアボード上で最大1.4 倍の速度向上が確認で きた.特に評価に用いたプログラム1は,表4における机 上計算では本研究で提案した MT 融合手法を用いない場合 に最も速度向上が見込めた.しかしながら,実機を用いた 評価では並列処理による速度向上が得られなかった.一方 で,机上計算においては提案手法を用いない場合よりも並 列度が低くなり速度向上が小さくなると見積もられていた 提案手法適用版は逐次実行と比較して1.2 倍の速度向上が 確認できた.以上の結果から,机上計算では得られなかっ た実マルチコアボードの並列化オーバヘッドの影響の大き さとそれを克服するための提案 MT 融合手法の有効性を確 認できた.

さらに表 5 より, 4.4.3 項で述べたコード生成手法適用 によってプログラム 1, 2, 3 に対して 2.2 倍, 8.4 倍, 6.5 倍のコンパイル速度向上がそれぞれ確認できた.

3プログラムともラダーステップ数は同等であったが、 プログラム2と3ではプログラム1と比較して大きな速度 向上を確認できた.これは MT 融合により削減された MT 個数の差によるものである.本研究で提案したコンパイル 時間削減手法はコンパイル開始時点での各 MT に配列アク セス範囲情報を付与するため, MT 融合を行わない場合に は配列アクセス範囲情報の集約にかかる時間を短縮可能で ある.一方,コンパイル中に MT 融合が行われた場合,そ の融合 MT に対して図 9 で示したような集約処理を行わな ければならない.表6より,プログラム1ではMT融合 により 118 個の MT が融合され、プログラム 2、3 では 88 個の MT が融合されている. このため, プログラム1のほ うがプログラム 2.3と比較して集約処理の回数が多かっ たために速度向上率が低くなった. また, 融合前後ともに プログラム1のほうが MT 数が多いため,本手法で短縮不 可能な MT 間の依存チェックの時間が長かったことも速度 向上率が低かった原因である.

MT 数が同等であったプログラム2と3についても速度 向上率の差が確認できた.これはプログラム中の配列アク セスパターンの違いが原因である.4.4.3項で述べたとお り、プログラム中の配列アクセスが不連続である場合,配 列アクセス範囲情報の個数が増大する.表7より、プログ ラム2の配列アクセス範囲情報の個数は3,156 個であり、 表7 評価プログラムに含まれる配列アクセス範囲情報の個数

 Table 7
 Number of array range information in the evaluation programs.

	配列アクセス範囲情報の個数
プログラム 1	2,775
プログラム 2	$3,\!156$
プログラム 3	2,308

プログラム3の配列アクセス範囲情報の個数は2,308 個で あった.以上より,プログラム2はプログラム3と比較し て配列アクセスに連続性がなく配列アクセス範囲情報の個 数が多かったために,提案手法適用前では配列アクセス範 囲集約に長い時間がかかっていたが,提案手法適用により その長い集約時間が短縮されたため,より大きな速度向上 を得られた.

7. 関連研究

この章では, PLC の高速化, 制御プログラムの高速化お よびコンパイル時間削減に関連した研究を概説する.

PLC の並列化と高速化に関連した研究としては Vasu ら が提案したラダープログラム並列化の研究が存在する [12]. Vasu らの手法ではラダープログラムを独自の中間表現へ 変換し、それらを回路ブロック単位で解析する. 解析によ り、他の回路ブロックと依存関係のない並列実行可能な独 立した回路ブロックと、他の回路ブロックと依存関係があ り並列実行ができない回路ブロックの2グループに分ける ことで並列ラダープログラムを生成している. 堀口らの研 究では,3つ以上の接点演算に対して実行前に真理値表を 作成しておき、実行時の論理演算を削減する手法が提案さ れた [10]. 梶らの研究では、ラダープログラムの論理演算 結果が0だった場合と1だった場合に対応する実行命令 列を作成しそれらを条件ジャンプ命令で接続することで実 行命令数を削減する手法が提案された [11]. 上記3つの研 究 [10], [11], [12] ではいずれも性能評価において、本論文 6章で行ったような実機による評価は行っていない.

タスクコストの細かい制御系プログラムの並列化に関連 した研究としては、鍾らの MATLAB/Simulink コードに 対するクラスタリング手法が存在する [24]. この先行研究 では MATLAB/Simulink で定義される制御周期や機能定 義を参照し、同一機能定義や同一制御周期を持つブロック を同じコアへ割り当てることでコア間の通信オーバヘッド を削減している.

PLC 向けのプログラミング言語を他の言語へ変換する 先行研究としては、インストラクションリスト(IL)を SystemC へ変換し検証する手法 [25]、ストラクチャードテ キスト(ST)を ANSI C へ変換し検証する手法 [26]、ラ ダー図から Arduino C/C++を生成する手法 [27] が存在す る、上記のいずれも OSCAR コンパイラで粗粒度並列化を 行うための Parallelizable C 規約 [14] は考慮されておらず, 実行性能の評価も行われていない.

効率的な配列アクセス範囲解析に関連する研究として は Polyhedral model [28] や LMAD [29] が提案されてきた. しかしながら,これらの研究は内部の配列アクセスパター ンがループ誘導変数による線形一次式で表現できるループ を対象としており,配列添え字にループ誘導変数を含まな いラダープログラム解析には適さない.

分割コンパイルによってコンパイル時間を削減した際の コンパイラの解析性能向上に関連した研究としては、リン ク時最適化と呼ばれる手法が提案されてきた [30], [31], [32]. この手法は、分割コンパイル時に各コンパイル単位から生 成されるオブジェクトに対して中間表現等の解析情報を付 与し、オブジェクトをリンクする際にそれらの解析情報を 用いて最適化を行う手法である.これにより分割コンパイ ルによるコンパイル時間削減とコンパイラによる最適化を 両立できる.一方でこれらの手法は、本論文で対象として いるコンパイル時の解析時間短縮を目的としていない.

8. まとめ

本論文では PLC の高速化に向けたラダープログラムの C 言語変換手法と,タスク融合によるラダープログラムの 並列化手法を提案した.ラダープログラムの並列処理は従 来実マルチコア上での並列化事例の報告がなかった非常に 困難な課題であるが,提案手法の有効性・実用性評価を産 業界から提供された実ラダーアプリケーションを用いて, 実マルチコアプロセッサ上で行った.評価の結果,1,872ス テップからなる大規模プログラムに対し,ARM プロセッ サ2コア上で1.4 倍の速度向上を確認することができた. また 4.4.3 項で示したコンパイル時間削減手法を Intel マシ ン上で評価を行い,最大で 8.4 倍のコンパイル速度向上を 確認した.

以上の評価結果から,提案手法によってラダープログラムと等価な C プログラムが実マルチコアボード上での並列 実行時に高速化することが示された.また,ラダープログ ラムの定数アクセスが頻出する特性に着目することで並列 化コンパイラによる並列性抽出が可能であること,および プログラム解析時間を削減可能なことを確認した.

参考文献

- Bayindir, R. and Cetinceviz, Y.: A water pumping control system with a programmable logic controller (PLC) and industrial wireless modules for industrial plants – An experimental setup, *ISA Transactions*, Vol.50, No.2, pp.321–328 (2011).
- [2] Saad, N. and Arrofiq, M.: A PLC-based modified-fuzzy controller for PWM-driven induction motor drive with constant V/Hz ratio control, *Robotics and Computer-Integrated Manufacturing*, Vol.28, No.2, pp.95–112 (2012).

- [3] Aydogmus, O. and Talu, M.F.: A vision-based measurement installation for programmable logic controllers, *Measurement*, Vol.45, No.5, pp.1098–1104 (2012).
- [4] Greeff, G. and Ghoshal, R.: *Practical E-manufacturing* and supply chain management, Elsevier (2004).
- [5] 高橋仁之,柴田一樹:C言語コントローラ/パソコン組 み込み型サーボシステムコントローラ,三菱電機技報, Vol.88, No.4, pp.241-244 (2014).
- [6] 坂本英幸,水守 隆:半導体製造装置制御システムの構築,横河技報, Vol.47, No.3, pp.91–94 (2003).
- [7] 佐藤 隆,吉田栄治,掛林康典ほか:クラスタ構造を持つ 半導体製造装置向けの柔軟性の高い制御システム CTCSS (Cluster Tool Controller Software System),電気学会論 文誌 D(産業応用部門誌), Vol.124, No.2, pp.160–167 (2004).
- [8] 大岩孝彰,勝木雅英:超精密位置決めにおけるアンケート 調査―精密メカトロニクスと精密計測に関するアンケート調査,精密工学会誌,Vol.81, No.10, pp.904-910 (2015).
- [9] Bolton, W.: Programmable logic controllers, Newnes (2015).
- [10] 堀口雄揮,梶 夢敏,井口幸洋:PLCの高速化に関する研究(4)—PLC用MPUアーキテクチャと専用コンパイラについて,研究報告システムとLSIの設計技術(SLDM), Vol.2019-SLDM-187, No.46, pp.1–7 (2019).
- [11] 梶 夢敏, 堀口雄輝, 井口幸洋: PLC の高速化に関する研究 (5)—プリコンピューティングによる実行命令数の削減, 研究報告システムと LSI の設計技術 (SLDM), Vol.2019-SLDM-187, No.47, pp.1-6 (2019).
- [12] Vasu, P., Chouhan, H. and Naik, N.: Design and implementation of optimal soft-programmable logic controller on multicore processor, 2017 International Conference on Microelectronic Devices, Circuits and Systems (ICMDCS), pp.1–4, IEEE (2017).
- [13] Kasahara, H., Honda, H., Mogi, A., et al.: A multigrain parallelizing compilation scheme for OSCAR (optimally scheduled advanced multiprocessor), *Languages* and Compilers for Parallel Computing: 4th International Workshop, pp.283–297, Springer (1992).
- [14] Mase, M., Onozaki, Y., Kimura, K. and Kasahara, H.: Parallelizable C and Its Performance on Low Power High Performance Multicore Processors, 15th Workshop on Compilers for Parallel Computing 2010 (2010).
- [15] 津村雄太,川角冬馬,見神広紀ほか:OSCAR 自動並列化 コンパイラを用いたラダープログラムの並列性解析,研究 報告組込みシステム(EMB), Vol.2022-EMB-59, No.53, pp.1-8 (2022).
- [16] Kawasumi, T., Tsumura, Y., Mikami, H., et al.: Parallelizing Factory Automation Ladder Programs by OS-CAR Automatic Parallelizing Compiler, International Workshop on Languages and Compilers for Parallel Computing, pp.123–138, Springer (2023).
- [17] 本多弘樹,岩田雅彦,笠原博徳:Fortran プログラム粗粒 度タスク間の並列性検出手法,電子情報通信学会論文誌 D, Vol.73, No.12, pp.951–960 (1990).
- [18] 小幡元樹,白子 準,神長浩気ほか:マルチグレイン並 列処理のための階層的並列性制御手法,情報処理学会論 文誌, Vol.44, No.4, pp.1044–1055 (2003).
- [19] Umeda, D., Kanehagi, Y., Mikami, H., et al.: Automatic parallelization of hand written automotive engine control codes using OSCAR compiler, 17th Workshop on Compilers for Parallel Computing (CPC2013) (2013).
- [20] 笠原博徳,合田憲人,吉田明正ほか:Fortranマクロデー タフロー処理のマクロタスク生成手法,電子情報通信学 会論文誌 D, Vol.75, No.8, pp.511–525 (1992).
- [21] Aho, A.V., Lam, M.S., Sethi, R. and Ullman, J.D.: Com-

pilers: Principles, Techniques, and Tools (2nd Edition), Addison-Wesley Longman Publishing Co., Inc., USA (2006).

- [22] Xilinx: Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit, available from (https://www.xilinx.com/products/ boards-and-kits/ek-u1-zcu102-g.html) (accessed 2023-05-17).
- [23] Kimura, K., Mase, M., Mikami, H., Miyamoto, T., Shirako, J. and Kasahara, H.: OSCAR API for Real-Time Low-Power Multicores and Its Performance on Multicores and SMP Servers, *Languages and Compilers for Parallel Computing*, Gao, G.R., Pollock, L.L., Cavazos, J. and Li, X. (Eds.), pp.188–202, Springer Berlin Heidelberg (2010).
- [24] 鍾 兆前,枝廣正人:組込み制御システムに対するマル チコア向けモデルレベル自動並列化手法,情報処理学会 論文誌, Vol.59, No.2, pp.735-747 (2018).
- [25] Sülflow, A. and Drechsler, R.: VERIFICATION OF PLC PROGRAMS USING FORMAL PROOF TECH-NIQUES, Formal Methods for Automation and Safety in Railway and Automotive Systems, pp.43–50, Springer (2008).
- [26] Sadolewski, J.: Conversion of ST Control Programs to ANSI C for Verification Purposes, *E-informatica: soft*ware engineering journal, Vol.5, No.1, pp.65–76 (2011).
- [27] Peterson, D.: Recreating PLC Ladder Logic in an Arduino C/C++ IDE, available from (https://control. com/technical-articles/recreating-plc-ladder-logic-in-anarduino-c-c-ide/) (accessed 2023-09-02).
- [28] Feautrier, P.: Dataflow analysis of array and scalar references, *International Journal of Parallel Programming*, Vol.20, pp.23–53 (1991).
- [29] Paek, Y., Hoeflinger, J. and Padua, D.: Efficient and Precise Array Access Analysis, ACM Trans. Program. Lang. Syst., Vol.24, No.1, pp.65–109 (online), DOI: 10.1145/509705.509708 (2002).
- [30] Cilio, A.G. and Corporaal, H.: Link-time effective whole-program optimizations, *Future Generation Computer Systems*, Vol.16, No.5, pp.503–511 (online), DOI: 10.1016/S0167-739X(99)00127-2 (2000).
- [31] Johnson, T., Amini, M. and David Li, X.: ThinLTO: Scalable and incremental LTO, 2017 IEEE/ACM International Symposium on Code Generation and Optimization (CGO), pp.111–121 (online), DOI: 10.1109/ CGO.2017.7863733 (2017).
- [32] Kawasumi, T., Tamura, R., Asada, Y., Han, J., Mikami, H., Kimura, K. and Kasahara, H.: Fast and Highly Optimizing Separate Compilation for Automatic Parallelization, 2019 International Conference on High Performance Computing & Simulation (HPCS), pp.478– 485 (online), DOI: 10.1109/HPCS48598.2019.9188148 (2019).



川角 冬馬

1995年生.2018年早稲田大学基幹理 工学部情報理工学科卒業.2019年同 大学院基幹理工学研究科情報理工・情 報通信専攻修士課程修了.2019年同 大学院基幹理工学研究科情報理工・情 報通信専攻博士後期課程進学,現在に

至る. マルチコアプロセッサのアーキテクチャ, コンパイ ラ, アプリケーションに関する研究に従事.



見神 広紀

1984年生.2009年早稲田大学大学院 基幹理工学研究科情報理工学専攻修 士課程修了,2011年同大学基幹理工 学部助手.現在,同大学グリーン・コ ンピューティング・システム研究機構 研究院客員講師.並列アプリケーショ

ン, コンパイラ, マルチコアプロセッサアーキテクチャに 関する研究に従事.



追立 真吾

1980年生.2006年奈良先端科学技術 大学院大学情報科学研究科情報システ ム学専攻修士課程修了.同年より総合 電機メーカにて組込みソフトウェア設 計開発に従事.2014年三菱電機(株) 入社.組込みリアルタイムシステム,

組込みマルチコア並列化技術の研究に従事。



木村 啓二 (正会員)

1972年生.2001年早稲田大学大学院 理工学研究科電気工学専攻博士課程修 了,1999年同大学理工学部助手,2004 年同大学理工学部コンピュータ・ネッ トワーク工学科専任講師,2005年同 助教授,2012年教授,現在に至る.マ

ルチコアプロセッサのアーキテクチャ,コンパイラ,アプ リケーションに関する研究に従事.



吉川 智哉

1990年生.2014年神戸大学大学院シ ステム情報学研究科システム科学専 攻修士課程修了.同年より三菱電機 (株)先端技術総合研究所研究員とし て勤務.組込み機器の開発や組込みマ ルチコア並列化技術の研究に従事.



細見 武郎

1982年生.2007年東京大学大学院情報理工学系研究科電子情報学専攻修士課程修了.同年三菱電機(株)先端技術総合研究所研究員として勤務.組込みリアルタイムシステム,組込みマルチコア並列化技術の研究に従事.



笠原 博徳 (正会員)

1957年生.1980年早稲田大学理工学 部電気工学科卒業,1985年同大学院 博士課程修了,工学博士,1985年カ リフォルニア大学バークレー客員研究 員,日本学術振興会第一回 PD 特別研 究員.1986年同大学理工学部専任講

師,1997年同教授,現在,情報理工学科教授.2018~2022 年早稲田大学副総長.現在日本工学アカデミー理事・産 業競争力懇談会理事・日本学術会議連携会員.情報処理学 会ARC主査・会誌 HWG主査・論文誌 HG主査,IEEE-CS (Computer Society) 2018年会長・2009~2015年理事, 2017~2019実行役員,IEEE 2018年技術委員等歴任.情報 処理学会1997年坂井記念特別研究賞・2020年功績賞,IEEE Computer Society 2010年 Golden Core Member Award, 2019年 Spirit of the Computer Society Award, 2014年 文部科学大臣表彰科学技術賞(研究部門),1987年IFAC World Congress Young Author Award, 2020年SCAT会 長大賞等受賞.IEEE-CS,ACM,電子情報通信学会等各 会員.IEEE Life Fellow.本会フェロー.