シングルチップマルチプロセッサ上での 近細粒度並列処理の性能評価

木村 啓 二† 間中邦之 尾形 航

岡本雅巳^{††} 笠原博徳[†]

早稻田大学理工学部電気電子情報工学科

(株)東芝 ††

〒 169-8555 東京都新宿区大久保 3-4-1 TEL:03-5286-3371 E-mail: {kimura,manaka,ogata,okamoto,kasahara}@oscar.elec.waseda.ac.jp

半導体技術の進歩にしたがい、大量の演算器、メモリ、あるいは複数のプロセッサを1チップ上に搭載 あらまし することが可能となりつつある.これらの資源を有効に利用しさらなる性能向上を図るための次世代マイクロプロセッ サおよびそのソフトウェア技術(特にコンパイラ技術)に関する研究が,現在活発に行なわれている.次世代マイクロ プロセッサアーキテクチャの中で,シングルチップマルチプロセッサ(SCM)は従来の命令レベルのみでなく,異な る粒度の並列性を階層的に組合せプログラム全体に渡り並列性を抽出するマルチグレイン並列処理を適用可能であり, 高い実効性能とスケーラブルな性能向上が可能なアーキテクチャであると考えられる、本論文では、従来のマルチプロ セッサでは効果的な並列処理が困難であったアプリケーションプログラムに対し,マルチグレイン並列処理の主要技術 の一つである近細粒度並列処理を適用し,SCM上での性能評価を行なったので,その結果について述べる.

Performance Evaluation of Near Finegrain Parallel Processing on the Single Chip Multiprocessor

Keiji Kimura[†], Kuniyuki Manaka[†], Wataru Ogata[†], Masami Okamoto^{††} and HIRONORI KASAHARA[†]

Department of Electrical, Electronics and Computer Engineering, Waseda University[†] Toshiba Corporation^{††}

3-4-1 Ohkubo Shinjuku-ku, Tokyo 169-8555, Japan Tel: +81-3-5286-3371 E-mail: {kimura,manaka,ogata,okamoto,kasahara}@oscar.elec.waseda.ac.jp

Advances in semiconductor technology allows us to integrate a lot of integer and floating point Abstract execution units, memory or processors on a single chip. To use these resources effectively, many researches on next generation microprocessor architectures and its software, especially compilers have been performed. In these next generation microprocessor architectures, a single chip multiprocessor(SCM) using multigrain parallel processing, which hierarchically exploits different level of parallelism from the whole program, is one of the most promising architectures. This paper evaluates performance of the SCM architectures for near fine grain parallel processing, which is one of the key issues in multigrain parallel processing, using several real application programs.

はじめに 1

器,メモリ,あるいはプロセッサといった資源を大 量に搭載できるようになりつつある.これらの資源 (SCM)が,最近特に注目を集めている^{3),6)~10)}.こ を活用し、さらなる性能向上を図るための次世代マ イクロプロセッサアーキテクチャ $^{1)\sim 5)}$,およびその

これらの次世代マイクロプロセッサアーキテクチャ のうち, 複数のプロセッサコアを1チップ上に搭載 し、これにより生じるプロセッサコア間およびプロ

セッサコア-メモリ間の高スループット・低レイテン 半導体の集積技術の進歩により,1チップ上に演算 シデータ転送や,低マルチスレッディングオーバー ヘッドを目指したシングルチップマルチプロセッサ れらのアーキテクチャには,投機的実行を駆使して スレッドレベルの並列処理を行なうもの^{3),6)~8)},ま コンパイラ技術^{6)~10)}が,現在多く提案されている.た簡素なプロセッシングユニットを多数チップ上に 配置し,これらのプロセッシングユニットとそのネッ トワークをコンパイラにより制御するもの 5),9) 等が ある.

一方,筆者等は手続き型言語の並列処理を前提として,複数命令レベルでの並列処理である(近)細粒度並列処理¹¹⁾に加え,より大きな並列性を持つループイタレーションレベルの中粒度並列処理¹²⁾及びサブルーチンあるいはループ,基本ブロック間の粗粒度並列性^{13),14)}を階層的に組み合わせて使用することにより高い実効性能を達成することができる,マルチグレイン並列処理を提案している¹⁵⁾.このマルチグレイン並列処理をSCMに適用することにより,スケーラブルな性能向上を得られる計算機システムが実現可能であると考えられる¹⁶⁾.

本論文では、このマルチグレイン並列処理に適し たシングルチップマルチプロセッサを考えるために、 マルチグレイン並列処理の主要技術である近細粒度 並列処理の SCM 上での性能を、電子回路シミュレー ション、SPEC ベンチマークの FPPPP といった、従 来のマルチプロセッサで並列処理が非常に難しかっ たアプリケーションを用いて評価したので、その結 果について述べる、

以下,2節でマルチグレイン並列処理について,3 節で本論文で評価するSCMについて,4節でこれら のアーキテクチャに近細粒度並列処理を適用して評 価した結果について述べる.

2 マルチグレイン並列処理

本節では,本論文で評価するシングルチップマル チプロセッサが前提とする,マルチグレイン並列処 理手法について述べる.

マルチグレイン並列処理手法¹⁵⁾とは,ループやサ ブルーチン等の粗粒度タスク間の並列処理を利用す るマクロデータフロー処理^{13),17)},ループレベルの 並列処理である中粒度並列処理,基本ブロック内部 のステートメントレベルの並列性を利用する近細粒 度並列処理¹¹⁾とを階層的に組み合わせて,並列処理 を効果的に行なう手法である.

2.1 マクロデータフロー処理

マクロデータフロー処理では,ソースとなるプログ ラムを疑似代入文ブロック(BPA),繰り返しブロッ ク(RB),サブルーチンブロック(SB)の三種類の 粗粒度タスク(マクロタスク(MT))¹³⁾に分割する. MT 生成後,コンパイラは BPA, RB,SB等の MT 間のコントロールフローとデータ依存を解析し,そ れらを表したマクロフローグラフ(MFG)^{17),18)}を 生成する.さらに MFG から MT 間の並列性を最早 実行可能条件解析^{17),18)}により引きだし,その結果 をマクロタスクグラフ(MTG)^{17),18)}として出力する.その後MTは,ダイナミックスケジューリング もしくはスタティックスケジューリングにより各プロ セッサクラスタ(PC)に割り当てられ実行される.

2.2 中粒度並列処理(ループ並列処理)

PC に割り当てられた MT が Doall 可能な RB で ある場合,この RB は PC 内のプロセッシングエレ メント(PE)に対して,イタレーションレベルで分 割され並列実行される.

2.3 近細粒度並列処理

PC に割り当てられた MT が, BPA や中粒度並列 処理を適用できない RB である場合, それらはステー トメントレベルのタスクに分割され, PC 内の PE に より並列処理される.

近細粒度並列処理においては, BPA 内のステート メント,もしくは複数のステートメントから構成さ れる疑似代入文を一つの近細粒度タスクとして定義 する.コンパイラは, BPA を近細粒度タスクに分割 した後,タスク間のデータ依存を解析してタスクグ ラフを作成する.次に,このタスクグラフ上のタス クを,データ転送・同期オーバーヘッドを考慮して 実行時間を最小化できるように各 PE にスタティック にスケジューリングする.

OSCAR Fortran コンパイラにおける近細粒度タ スクの PEへのスケジューリングにおいては,スケジ ューリング手法として,データ転送オーバーヘッドを 考慮し実行時間を最小化するヒューリスティックアル ゴリズムである CP/DT/MISF 法,CP/ETF/MISF 法,ETF/CP 法,あるいは DT/CP 法¹⁸⁾の4 手 法を適用し最良のスケジュールを選んでいる.また, このようにタスクをスタティックにプロセッサに割 り当てることにより,BPA内で用いられるデータの ローカルメモリ,分散共有メモリ,レジスタへの配置 等,データのメモリへの最適化やデータ転送・同期 オーバーヘッドの最小化といった各種最適化が可能 になる.

スケジューリング後,コンパイラは PE に割り当 てられたタスクの命令列を順番に並べ,データ転送 命令や同期命令を必要な箇所に挿入することにより, 各 PE のマシンコードを生成する.近細粒度タスク 間の同期にはバージョンナンバー法を用い,同期フ ラグの受信は受信側 PE のビジーウェイトによって 行なわれる. 本論文では転送データおよび同期フラグの授受は, データキャッシュ共有型アーキテクチャ(3.2節)で は共有キャッシュを,OSCAR型アーキテクチャ(3.3 節)では分散共有メモリ(DSM)を介して行なわれ るが,共有グローバルレジスタ(3.4節)を持つSCM アーキテクチャでは,可能な限りグローバルレジスタ を用いてデータ転送行なう.共有グローバルレジス タへのデータ転送の割り当てアルゴリズムには,単 ープロセッサの汎用レジスタ割り当てに用いられる レジスタカラーリングを拡張したものを使用する.

3 アーキテクチャ

本節では,今回評価を行なったシングルチップマ ルチプロセッサアーキテクチャについて述べる.

評価対象アーキテクチャとして,まずプロセッシングエレメント(PE)間の結合方式及びメモリアーキテクチャの違いにより,データキャッシュ共有型とOSCAR型(分散共有メモリ+ローカルメモリ)の2 例を用意した.さらに,これらに対してPE間グローバルレジスタを付加したものをそれぞれ用意した.

これらのアーキテクチャを,クロックレベルの精 密なシミュレータを用いて評価を行なう.

3.1 共通仕様

本論文で評価するアーキテクチャは,32bit 固定命 令長,ロード/ストアアーキテクチャのシンプルなシ ングルイシュー RISC アーキテクチャの CPU を 1 チップ上に4基搭載するものとした.この CPU は 整数演算及び浮動小数点演算の両方に使用すること ができる汎用レジスタを 64 本持ち,また,FMUL FADD を含む全命令の実行を1クロックで処理する ことができるものとする.

プロセッサの内部には各々の CPU で実行するプ ログラムが格納されるローカルプログラムメモリ(LPM)があり, LPM には 1 クロックでアクセスで きるものとする.また,プロセッサの外部には各 PE で共有するデータを格納する集中共有メモリ(CSM) が接続される.この CSM のレイテンシは 20 クロッ クとする.

3.2 データキャッシュ共有型アーキテクチャ

データキャッシュ共有型アーキテクチャとは, CPU とローカルプログラムメモリ(LPM)を持つプロセッ シングエレメント(PE)が, 一つのデータキャッシュ を共有するアーキテクチャである.データキャッシュ 共有型アーキテクチャの全体図を図1に示す.



図 1: データキャッシュ共有型アーキテクチャ



ここでデータキャッシュは,4つのポートを持つノ ンブロッキングキャッシュを使用する.キャッシュメ モリは4つのバンクを持ち,各々のバンクが各ポー トとスイッチを介して接続される構成とし,同一バ ンクへのアクセスが生じた場合はいずれかのアクセ スのみが優先されるが,それ以外の場合は各ポート が独立にキャッシュメモリにアクセスできる.キャッ シュの連想方式は4-way set associative とし,ライ トアクセスの際は Write Back を用いるものとする.

このようにデータキャッシュを共有することにより,キャッシュのコヒーレンスを気にすることなく各 PE 間のデータ転送,とりわけ近細粒度タスク間の データ転送を効率良く行なうことができる.

この共有データキャッシュは,ヒット時のアクセ スタイムは1クロック,キャッシュメモリの容量は 4Mbyteとした.

3.3 OSCAR 型アーキテクチャ

OSCAR 型アーキテクチャとは,マルチプロセッ サシステムOSCAR¹⁹⁾を基に構成されたアーキテク チャである.OSCAR 型アーキテクチャの全体図を 図 2に示す.

OSCAR型アーキテクチャは, CPU, LPM, デー タ転送ユニット(DTU), ローカルデータメモリ(LDM), そしてデュアルポートメモリで構成された 分散共有メモリ(DSM)を持つプロセッシングエレ メント(PE)を複数バスを介して接続したアーキテ クチャである. 複数バスは3本のバスで構成されて おり, PE間のデータ転送を効率良く行なうことがで きる.

LDM は自 PE からのみアクセスできるメモリで あり, PE 固有のデータを保持するために使用する. LDM は 1 ポートメモリであり, 共有キャッシュや DSM に比べ少ないチップ面積で大容量化が可能であ る.そのため,コンパイラがデータの LDM への割 当を効果的に行なえば,価格性能比の良いシステム を構成できると考えられる.また,DSM は他 PE か らもアクセスできる2ポートメモリであり,近細粒 度タスク間のデータ転送や,マクロデータフロー処 理におけるダイナミックスケジューリング時のスケ ジューリング情報の通知に使用する.LDMのメモリ アクセスにかかるクロック数は1,容量は1PE あた り1Mbyteとし,DSMのメモリアクセスにかかるク ロック数は自 PE からは LDM と同様に 1 クロック, 他 PE からのアクセスには 4 クロックかかり, 容量 は 1PE あたり 16Kbyte とした.このように,メモ リの用途をコンパイラがきめ細かく制御することに より,効率の良い並列処理を行なうことができる.

3.4 グローバルレジスタ

本論文では,3.2節及び3.3節で述べたデータキャッシュ共有型アーキテクチャ,OSCAR型アーキテク チャの各々に,グローバルレジスタ(GR)を付加したアーキテクチャついても評価を行なう.

GR には,各 PE 内の CPU が同時にアクセスす ることができるものとする.このときのアクセスタ イムは1クロックとする.GR の本数は16本とし, これらは近細粒度タスクのデータ転送に使用する.

OSCAR 型アーキテクチャに GR を付加した時の 全体図を図 3に示す.

4 評価プログラム

本節では,データキャッシュ共有型アーキテクチャ とOSCAR型アーキテクチャに対して近細粒度並列 処理を適用して評価した結果について述べる.

評価に使用したプログラムは,従来のマルチプロ セッサシステムではほとんど性能向上が望めなかっ た以下の2例である.

FPPPP/FPPPP このプログラムは, SPECfp95



図 3: OSCAR 型アーキテクチャ + グローバルレジ スタ

> ベンチマーク集のプログラム「FPPPP」から サブルーチン「FPPPP」を抜き出したもので ある.このサブルーチンはプログラム全体の実 行時間の約35%を占める部分であり,サブルー チン全体が333個の近細粒度タスクから構成さ れる.

電子回路シミュレーション ここで用いた回路シミュ レーションプログラムは,Berkeley大学のSpice3f.4 とほぼ同等なコードであり,線形方程式直接解 法の一つであるクラウト法を用いてシンボリッ ク生成により FORTRAN ループフリーコード を出力する.ここでは,この FORTRAN ルー プフリーコードを近細粒度並列処理する.この コードは Spice3f.4 添付の回路サンプル rtlinv.cir シミュレーション用のループフリーコー ドであり,最内側の収束ループのボディが 221 個の近細粒度タスクから構成される.このプロ グラムの一部を図4に示す.図中,1ステート メント,もしくは IF から ENDIF で囲まれた 部分(疑似代入文)が一つの近細粒度タスクと なる.

これらのプログラムに近細粒度並列処理を適用し, OSCAR型アーキテクチャ(OSCAR),データキャッ シュ共有型(CACHE-WB),および,これらに対し て共有グローバルレジスタを付加したアーキテクチャ (GR)のそれぞれで,PE数1,2,4で実行した.

この結果を,OSCAR型SCMにおける1プロセッ サ上での実行時間に対する速度向上率で表すと,図 5および図6のグラフのようになる.

図より, OSCAR 型が PE 数の増加とともに性能

向上を得ることができ,図5の FPPPPでは2PEで 1.48倍,4PEで2.27倍の速度向上率を得ているこ とがわかる.一方 CACHE-WB型では,図5,図6 共に2PEでは性能が向上しているが,4PEでは性 能が低下してしまう.特に図6の電子回路シミュレー ションでは,CACHE-WB型の2PEでの実行時間が OSCAR型1PE時の実行時間の1.49倍であったも のが,4PEでは0.911倍にまで性能が落ちてしまい, OSCAR型4PEと比較して0.59倍の性能となって しまう.

これは,変数へのアクセス,データ転送および同 期フラグチェック時のビジーウェイトの全てを共有 キャッシュに対して行なう CACHE-WB 型では,PE 数の増加にともなうバンクコンフリクトの増加が性 能低下を引き起こしてしまうのに対し,ローカル変 数へのアクセスをローカルメモリに,共有データの 転送・同期を DSM に対して行なう OSCAR 型では, 他 PE のメモリアクセスを妨げることなくメモリア クセスコンテンションを最小化して並列処理を行な うことができるためと考えられる.

また, グローバルレジスタの使用に関しては, OS-CAR 型の 4PE 時でグローバルレジスタなしに対し, FPPPPでは11.7%, 電子回路シミュレーションでは 13.7%の性能向上を得ることができた. グローバルレ ジスタの使用によりデータ転送・同期のオーバーヘッ ドを削減でき,近細粒度並列処理をより効果的に行 なえることを確認できた.

5 まとめ

本論文では,従来のマルチプロセッサでは並列化 困難であった SPICE 同等の回路シミュレーション および SPEC ベンチマーク集の FPPPP といった実 アプリケーションに対し近細粒度並列処理を適用し, データキャッシュ共有型アーキテクチャ,OSCAR型 アーキテクチャ,およびこれらのアーキテクチャに グローバルレジスタを付加したシングルチップマル チプロセッサアーキテクチャの評価を行なった.

その結果, PE ローカルに使用するデータはローカ ルメモリへ, データ転送や同期用のデータを DSM 上 と, コンパイラがメモリの使用方法をきめ細かく制 御できる OSCAR 型アーキテクチャが, 近細粒度並 列処理を適用した実アプリケーションに対しても有 効であることが確認された.また, グローバルレジ スタの付加により, 近細粒度タスクのデータ転送を 効果的に行なうことができ, 最大 13.7%の速度向上

	T3 = ABS (v129 - v130)
	T4 = (v129 - v130) * 2.587435e-02 + 1
	TF(v129.G1.8.49/211E-01.AND.13.G1.5.1/48/1E-02/1HEN TF(v130 LF 0)TUEN
	v198 = 3.864831e+01 * ALOG (v129 * 2.587435e-02)
	ELSE IF(T4.LE.0)THEN
	v198 = 8.497211e-01
	ELSE
	V198 = 3.8548310+U1 * ALOG (T4) + V130
	END IF
	v198 = v129
	END IF
	IF(v198.GE.1.201000e+00)THEN
	v198 = 1.201000e+00
	END IF
C	#2 exp_vadexp_v TF(v108 CT_1 202718e_01)TUFN
	$v_{213} = EXP (c_{12} * v_{198})$
	v214 = c12 * EXP (c12 * v198)
	ELSE
	v213 = 0
	V214 = - 1 / V198
	T05312 - v129 - v139
	T06311 = v130 - v140
С	#1 pnjlim
	T06313 = ABS (T06312 - T06311)
	T06314 = (T06312 - T06311) * 2.587435e-02 + 1
	IF(TUb312.GT.8.497211e-U1.AND.TUb313.GT.5.174871e-U2)THEN
	17(100311.LE.U)1HEN v202 - 3 864831e+01 * atog (706312 * 2 587435e-02)
	ELSE IF(T06314.LE.0)THEN
	v202 = 8.497211e-01
	ELSE
	V2U2 = 3.8648310+U1 * ALOG (TU6314) + TU6311
	ELSE
	v202 = T06312
	END IF
	IF(v202.GE.1.201000e+00)THEN
	V202 = 1.2010000+00
С	#2 exp v&dexp v
	IF(v202.GT1.293718e-01)THEN
	v215 = EXP (c12 * v202)
	v216 = c12 * EXP (c12 * v202)
	ELSE v215 - 0
	$v_{215} = 0$ $v_{216} = -1 / v_{202}$
	END IF
С	#4 qd0
	IF(v198.LT.3.750000e-01)THEN
	v190 = 9.000000e-13 * (1 - EXP (- 3.300000e-01
	- * ALOG(1 - V198 * 1.3333338+00)) * (1 -
	ELSE
	v190 = 9.000000e-13 * (4.158507e-01 + 2.514027e+00 * ((v198
	- * v198 - 3.750000e-01 * 3.750000e-01)* 3.300000e-01 *
	- 6.666667e-01 + 3.350000e-01
	- * (v198 - 3.750000e-01)))
	$x_{190} = x_{190} + 1 000000e - 10 * (1 000000e - 16 *$
	- (v213 -1) + v198 *1.000000e-12)
С	#6 cd
	IF(v198.LT.3.750000e-01)THEN
	v188 = 9.000000e-13 * EXP (- 3.300000e-01 *
	- ALUG(1 - V190 - 1.3333338+00)) FLCF
	v188 = 9.000000e-13 * 2.514027e+00 * (3.300000e-01 *
	- v198 * 1.333333e+00 + 3.350000e-01)
	END IF
	v188 = v188 + 1.000000e-10 * (1.000000e-16 * v214 + 1.000000e 12)
	- ~ V214 + 1.000000e-12)

図 4: 電子回路シミュレーションのコード片

を得ることができた.

今後は,ループ並列処理,粗粒度並列処理も含め たマルチグレイン並列処理のシングルチップマルチ プロセッサ上での評価,スーパースカラをコアとし た SCM との性能比較,VLSI 実装の際に問題となる ハードウェア量やバスドライブ能力に関する検討等 が課題として挙げられる.

本研究の一部は,通産省次世代情報処理基盤技術 開発事業並列分散分野マルチプロセッサコンピュー ティング領域研究の一環として行なわれた.

参考文献

- C.Kozyrakis and D.Patterson. A New Direction for Computer Architecture Research. *Computer*, Vol. 31, No. 11, pp. 24–32, 1998.
- [2] J.Smith and S.Vajapeyam. Trace processors: Moving to fourth generation microarchitectures. *Computer*, Vol. 30, No. 9, pp. 68–74, 1997.
- [3] J.-Y. Tsai, Z. Jiang, E. Ness, and P.-C. Yew. Performance study of a concurrent multithreaded processor. In *Proc.4th Int'l Conf. on HPCA-4*, Fec 1998.
- M.Lipasti and J.Sben. Superspeculative microarchitecture for beyond ad 2000. *Computer*, Vol. 30, No. 9, pp. 59-66, 1997.



図 5: FPPPP における速度向上率



図 6: 電子回路シミュレーションにおける速度向上率

- [5] Y.Kang, M.Huang, S.Yoo, Z.Ge, A.Keen, V.Lam, P.Pattnaik, and J.Torrellas. Flexram:an advanced intelligent memory system. In *Proc. Int'l Conf. on Computer Design*, Oct 1999.
- [6] T.N.Vijaykumar and G.S.Sohi. Task Selection for a Multiscalar Processor. In 31th Int'l Conf. on Microarchitecture (MICRO-31), Nov-Dec 1998.
- [7] K.Okulotun, L.Hammond, and M.willey. Improving the performance of speculatively parallel applications on the hydra cmp. In Proc. of the 1999 ACM Int'l Conf on Supercommuting, June 1999.
- [8] J.G.Steffan and T.C.Mowry. The Potential for Using Thread-Level Data Speculation to Facilitate Automatic Parallelization. In Proc. of the 4th Int'l Conf. on High-Performance Computer Architecture (HPCA-4), Feb 1998.
- [9] R.Barua, W.Lee, S.Amarasinghe, and A.Agarwal. Maps:a compiler-managed memory system for raw machines. In *Proc. of ISCA-26*, June 1999.
- [10] 木村,尾形,岡本,笠原.シングルチップマルチプロ セッサ上での近細粒度並列処理.情報処理学会論文誌, Vol. 40, No. 5, pp. 1924–1934, May 1999.

- [11] 笠原. マルチプロセッサシステム上での近細粒度並 列処理. 情報処理, Vol. 37, No. 7, pp. 651-661, Jul 1996.
- [12] Padua and Wolfe. Advanced compiler optimization for super computers. C.ACM, Vol. 29, No. 12, pp. 1184–1201, 1996.
- [13] 笠原, 合田, 吉田, 岡本, 本多. Fortran マクロデー タフロー処理のマクロタスク生成手法. 信学論, Vol. J75-D-I, No. 8, pp. 511-525, 1992.
- [14] 本多,合田,岡本,笠原. Fortran プログラム粗粒度タ スクの oscar における並列実 行方式.信学論(D-I), Vol. J75-D-I, No. 8, pp. 526-535, 1992.
- [15] Kasahara, Honda, and Narita. A multigrain parallelizing compilation scheme for oscar. In Proc.4th Workshop on Lang. And Compilers for Parallel Computing, Aug 1991.
- [16] 笠原,尾形等.マルチグレイン並列化コンパイラとその アーキ テクチャ支援.信学技報,IDC98-10,CPSY98-10,FTS98-10,pp.71-76,1998.
- [17] 本多,岩田,笠原. Fortran プログラム粗粒度タスク間 の並列性検出法. 信学論 (D-I), Vol. J73-D-I, No. 12, pp. 951-960, 1990.
- [18] 笠原. 並列処理技術. コロナ社, 1991.
- [19] 笠原,成田,橋本. OSCAR (Optimally Scheduled Advanced multiprocessoR)のアーキテクチャ. 信学 論 D, Vol. J71-D, No. 8, 1988.