シングルチップマルチプロセッサ上での近細粒度並列処理

木 村 啓 \perp^{\dagger} 尾 形 \hat{m}^{\dagger} 岡 本 雅 $D^{\dagger\dagger}$ 笠 原 博 徳[†]

1 チップ上に集積可能なトランジスタ数の増大に従い,次世代マイクロプロセッサでは,これらの トランジスタをいかに有効に利用し,プロセッサの実効性能を向上させるかが大きな課題になってい る.しかし,現在主流のスーパースカラあるいは VLIW,それらの複合形のマイクロプロセッサで は,命令レベル並列性等の限界によりスケーラブルな実効性能の向上が困難と考えられている.これ に対して,筆者等は従来のチップ内細粒度並列処理に加え,より並列性の大きいループイタレーショ ンレベルの中粒度並列処理(ループ並列処理),サブルーチン,ループ,基本ブロック間の粗粒度並列 性を階層的に組み合わせて使用するマルチグレイン並列処理を実現できるシングルチップマルチプロ セッサ(SCM)はスケーラブルな実効性能の向上を可能にすると考えている.本論文では,マルチ グレイン並列処理を効果的に実現できるSCM検討の第一歩として,共有キャッシュ,グローバルレ ジスタ,分散共有メモリ,ローカルメモリの近細粒度並列処理に対する有効性に関する評価を行なっ た結果について述べる.

Near Fine Grain Parallel Processing on Single Chip Multiprocessors

KEIJI KIMURA,[†] WATARU OGATA,[†] MASAMI OKAMOTO^{††} and Hironori Kasahara[†]

With the increase of the number of transistors integrated on a chip, how to use transistors efficiently and improve effective performance of a processor is getting an important problem. However, it has been thought that superscalar and VLIW which have been popular architectures would have difficulty to obtain scalable improvement of effective performance because of limitation of instruction level parallelism. To cope with this problem, the authors have been proposing a single chip multiprocessor(SCM) approach to use multi grain parallelism inside a chip, which hierarchically exploits loop parallelism with large parallelism and coarse grain parallelism. This paper evaluates effectiveness of single chip multiprocessor architecture with a shared cache, global registers, distributed shared memory and/or local memory for near fine grain parallel processing as the first step of research on SCM architecture for supporting multi grain parallel processing.

1. はじめに

1 チップ上で使用可能なトランジスタ数の増大に従 い,現在様々な種類の次世代マイクロプロセッサアーキ テクチャが提案されている.それらのアーキテクチャの 代表的な例として,スーパースカラ,VLIW あるいは それを組み合わせたアーキテクチャ上で投機的実行を 用い,命令レベル並列処理を行なおうとするもの¹⁾²⁾, ロジック DRAM 混載技術により大量の DRAM を用 い,ベクトル演算を行なおうとするもの³⁾, DRAM と複数の CPU を混載したシングルチップマルチプロ セッサ⁴⁾⁵⁾ やそのキャッシュ構成法⁶⁾⁷⁾,投機的実行 も考慮し複数のスレッドの並列実行によりデータ転 送オーバーヘッドを隠すマルチスレッドアーキテク チャ⁸⁾⁹⁾¹⁰⁾¹¹⁾ が挙げられる.特に7)ではチップ内 のプロセッサ間でデータ転送を効果的に行なうための キャッシュ構成法に関する研究が行なわれており,L2 キャッシュ共有はL1 キャッシュ共有とほぼ同じ効果が あるという結果を得ている.

一方,筆者等は細粒度並列処理¹²⁾¹³⁾¹⁴⁾に加え,ルー プイタレーションレベルの中粒度並列処理¹⁵⁾,およ

[†] 早稲田大学理工学部電気電子情報工学科 Department of Electrical, Electronics and Computer Engineering, Waseda University

^{††} 株式会社東芝 Toshiba Corporation

びサブルーチンあるいはループ,基本ブロック間の粗 粒度並列性¹⁶⁾¹⁷⁾を階層的に組み合わせて使用するこ とにより,高い実効性能を達成することを目指す,マ ルチグレイン並列処理¹⁸⁾を従来から提案している. このマルチグレイン並列処理をシングルチップマルチ プロセッサ(SCM)に適用することにより,実効性能 の高い高性能な計算機システムを実現することができ ると考えている¹⁹⁾.

そこで,本論文では,このマルチグレイン並列処理 を効率良く実現できる SCM アーキテクチャ研究の第 ーステップとして,近細粒度並列処理を SCM に適用 し,グローバルレジスタ,共有キャッシュ,ローカル メモリ,分散共有メモリの効果の評価を行なった結果 について述べる.

以下,2章でマルチグレイン並列処理について,3 章でマルチグレイン並列処理をサポートするアーキテ クチャ,および本論文で評価する SCM について,4 章でこれらのアーキテクチャに近細粒度並列処理を適 用して評価した結果について述べる.

2. マルチグレイン並列処理

本章では,筆者等が提案するシングルチップマルチ プロセッサアーキテクチャが前提とする,マルチグレ イン並列処理手法について述べる.

マルチグレイン並列処理手法¹⁸⁾とは,ループやサ ブルーチン等の粗粒度タスク間の並列処理を利用す るマクロデータフロー処理²⁰⁾¹⁶⁾,ループレベルの並 列処理である中粒度並列処理,基本ブロック内部のス テートメントレベルの並列性を利用する近細粒度並列 処理¹²⁾¹³⁾を階層的に組み合わせて,並列処理を行な う手法である.このマルチグレイン並列処理手法は, OSCAR マルチグレイン Fortran 並列化コンパイラに 実装されている¹⁹⁾.

2.1 マクロデータフロー処理

マクロデータフロー処理では,ソースとなる Fortran プログラムを疑似代入文ブロック(BPA),繰り 返しブロック(RB),サブルーチンブロック(SB)の 三種類の粗粒度タスク(マクロタスク(MT))¹⁶⁾に 分割する.

ここで, BPA は基本的には通常の基本ブロックで あるが,並列性抽出のために単一の基本ブロックを複 数に分割したり,逆に一つの BPA の処理時間が短く, ダイナミックスケジューリング時のオーバーヘッドが 無視できない場合には,複数の BPA を融合して一つ の BPA を生成する.

RBは,最外側ナチュラルループである.ただし,

Doall ループは,ループインデクス範囲を分割することにより複数の部分 Doall ループに分割し,分割後の部分 Doall ループに分割し.

また,サブルーチンは,可能な限りインライン展開 するが,コード長を考慮し効果的にインライン展開が できないサブルーチンは SB として定義する.

さらに, SB や Doall 不可能な RB の場合, これら の内部の並列性に対し, 階層的マクロデータフロー処 理を適用する²¹⁾.

MT生成後,コンパイラは BPA, RB, SB 等の MT 間のコントロールフローとデータ依存を解析し,それ らを表したマクロフローグラフ(MFG)²⁰⁾²²⁾を生成 する.さらに MFGから MT 間の並列性を最早実行 可能条件解析²⁰⁾²²⁾により引きだし,その結果をマク ロタスクグラフ(MTG)²⁰⁾²²⁾として出力する.その 後 MT は,条件分岐等の実行時不確定性が存在する 場合にはズタティックスケジューリングにより各プ ロセッサクラスタ(PC)に割り当てられ実行される.

2.2 中粒度並列処理(ループ並列処理)

PC に割り当てられた MT が Doall 可能な RB で ある場合, この RB は PC 内のプロセッシングエレメ ント(PE)に対して, イタレーションレベルで分割 され並列実行される.

2.3 近細粒度並列処理¹²⁾¹³⁾

PC に割り当てられた MTが, BPA やシーケンシャ ルループで構成される場合, それらはステートメント レベルのタスクに分割され, PC 内の PE により並列 処理される.

図1はクラウト法によるスパース行列の求解を,シ ンボリックジェネレーション法を用いてループフリー コードに展開して行なうプログラムである.OSCAR コンパイラでは、このような基本ブロック内のステー トメントをタスクとして定義し,タスク間のデータ依 存を解析する.その後,図2のような各タスク間の データ依存,すなわち先行制約を表したタスクグラフ と呼ばれる無サイクル有向グラフを生成する.図中, 各タスクは各ノードに対応している.図2において, ノード内の数字はタスク番号 iを表し、ノードの脇の数 字は PE 上でのタスク処理時間 t_i を表す.また,ノー ド N_i から N_i に向けて引かれたエッジは , タスク T_i が T_iに先行するという半順序制約を表している.タ スク間のデータ転送時間も考慮する場合,各々のエッ ジは一般に可変な重みを持つ.タスク T_i と T_j が異 なる PE へ割り当てられた場合, この重み t_{ij} がデー タ転送時間となる.図2では,データ転送および同期

 $\mathbf{2}$

Vol. 40 No. 5

に要する時間を $9 \operatorname{clock}$ と仮定している . 逆にこれらのタスクが同一 PE に割り当てられた場合 , 重み t_{ij} は $0 \ge x$ る .

このようにして生成されたタスクグラフを各プロ セッサにスタティックにスケジュールする.この際, OSCAR コンパイラでは,スケジューリングアルゴリ ズムとして,データ転送オーバーヘッドを考慮し実行 時間を最小化するヒューリスティックアルゴリズムであ る CP/DT/MISF 法,CP/ETF/MISF 法,ETF/CP 法,および DT/CP 法²²⁾の4手法を適用し最良の スケジュールを自動的に選んでいる.また,タスクを スタティックにプロセッサに割り当てることにより, BPA 内で用いられるデータをタスクの実行前にロー カルメモリもしくは分散共有メモリに配置することが 出来る²³⁾.

スケジューリング後,コンパイラは PE に割り当て られたタスクの命令列を順番に並べ,データ転送命令 や同期命令を必要な箇所に挿入することにより,各PE のマシンコードを生成する.近細粒度タスク間の同期 にはバージョンナンバー法を用い,同期フラグの受信 は受信側 PE のビジーウェイトによって行なわれる.

マシンコード生成時,コンパイラはスタティックス ケジューリングの情報を用いたコード最適化を行なう ことが出来る.たとえば,同一データを使用する異な るタスクが同一 PE に割り当てられた時, そのデータ をレジスタを介して受渡しすることが出来る.また, 同期のオーバーヘッドを最小化するため,タスクの割 り当て状況や実行順序から, 冗長な同期を除去するこ とも出来る¹²⁾.この様子を図3を用いて説明する.図 中,タスクA,B,CはPE1に,タスクDはPE2に, タスク E は PE3 に割り当てられ,タスク間のエッジ はデータ依存を表すものとする. つまり, PE 間のエッ ジはデータ転送および同期を表している.同期フラグ を集中共有メモリ上に配置した場合,タスクB,Cの 実行前にタスク D の実行は終了しているので,タス ク E はタスク D 終了の確認を行なう必要がない.つ まり,タスク D とタスク E の間の同期を除去するこ とが出来る.

 マルチグレイン並列処理をサポートする アーキテクチャ

本章では,2章で述べたマルチグレイン並列処理を SCM 上で効率良く実現するために必要なアーキテク チャサポートについて述べる.

<< LU Decomposition >>

<< Forward Substitution >>

7)
$$y_1 = b_1 / l_{11}$$

8) $y_2 = b_2 / l_{22}$
9) $b_5 = b_5 - b_5 - b_5 * y_2$
10) $y_3 = b_3 / l_{33}$
11) $y_4 = b_4 / l_{44}$
12) $b_5 = b_5 - b_5 * y_4$
13) $y_5 = b_5 / b_55$

<< Backward Substitution >>

14) $x_4 = y_4$	– u ₄₅	* <u>}</u> 5
15) $x_3 = y_3$	– u ₃₄	* x ₄
16) $x_2 = y_2$	– u ₂₄	* x ₄
17) $x_1 = y_1$	– u ₁₂	* X2

図 1 近細粒度タスクの例

Fig. 1 Near fine grain tasks.





 3.1 マクロデータフロー処理をサポートするアー キテクチャ

2.1 節で述べたように,マクロデータフロー処理で は,プログラム内に実行時不確定性が存在する場合, 各 MT を実行時に PC に割り当てる.そのため,ス ケジューリング情報や MT 間で共有されるデータを 格納できる集中共有メモリがあることが望ましい.さ らに,スケジューリング情報のような小規模データの PE 間通信を行なうための低レイテンシな PE 間ネッ

情報処理学会論文誌



図 3 冗長な同期の削除 Fig. 3 Elimination of redundant synchronization.

トワークおよび同期機構の付加によって,効率的なダ イナミックスケジューリングを行なうことが出来る.

また, PE ローカルメモリの付加によって, MT 間 データ転送オーバーヘッドの最小化を可能とするデー タローカライゼーション手法²⁴⁾を用いることが出来 る.この際, CPU でのタスク処理とは独立にデータ転 送を行なうことが出来るデータ転送ユニット(DTU), およびデュアルポートメモリで構成された分散共有メ モリ(DSM)を用いることによって,残存するデー タ転送のタスク処理とのオーバーラップ²⁵⁾が可能と なる.

3.2 中粒度並列処理をサポートするアーキテクチャ

中粒度並列処理においては,ループ内でのテンポラ リ配列を格納する PE ローカルメモリの使用が有効で あると考えられる.また,リダクションループおよび Doacross における同期およびデータ転送のオーバー ヘッドを最小化するため,リモート PE の命令実行を 妨げることなく直接データ転送を行なえる,デュアル ポートメモリ構成の DSM,もしくは共有キャッシュ⁷⁾, 共有グローバルレジスタの利用が考えられる.

3.3 近細粒度並列処理をサポートするアーキテク チャ

2.3 節で述べたように,近細粒度並列処理は基本的 に基本プロック内に適用されるため,コンパイル時 のスタティックスケジューリングにより実行時のスケ ジューリングオーバーヘッドがなく,データ転送およ び同期オーバーヘッドを最小化できる.このため,近 細粒度並列処理の性能を最大限に引き出すためには, May 1999

プログラム実行がコンパイル時のスケジューリングど おりのタイミングで行なわれることが好ましく,その ためには,コンパイラがタイミングを正確に決められ るように,全ての命令が固定クロックで実行できるこ とが望ましい.

また,プロセッサ間データ転送オーバーヘッドを最 小化するために,低レイテンシのデータ転送,およ び低オーバーヘッドの同期機構が重要となる.このた め,3.2節で述べたようなデュアルポートメモリ構成 の DSM,もしくは共有キャッシュ,共有グローバル レジスタの利用が近細粒度並列処理でも有効であると 考えられる.

さらに,スタティックスケジューリングの結果により,プロセッサローカルに使用することが決定できる 変数を割り当てることができ,また DSM より大容量 を実現できるローカルメモリも有効と考えられる.

3.4 評価対象アーキテクチャ

本節では,上記のアーキテクチャサポートを考慮し て,今回評価を行なったシングルチップマルチプロセッ サアーキテクチャについて述べる.

評価対象アーキテクチャとして,まずプロセッシン グエレメント(PE)間のメモリアーキテクチャの違 いにより,データキャッシュ共有型とOSCAR型(分 散共有メモリ + ローカルメモリ)の2例を用意した. さらに,これらに対して PE間グローバルレジスタを 付加したものをそれぞれ用意した.

これらのアーキテクチャを,クロックレベルの精密 なシミュレータを用いて評価を行なう.

3.5 共通仕様

本論文で評価する SCM アーキテクチャは,32bit 固定命令長,ロード/ストアアーキテクチャのシンプ ルなシングルイシュー RISC アーキテクチャの CPU を,1チップ上に1基から8基まで搭載するものとし た.この CPU は整数演算及び浮動小数点演算の両方 に使用することができる汎用レジスタを64本持ち, また,FMUL,FADDを含む全命令の実行を1クロッ クで処理することができるものとする.このようなシ ンプルな CPU を用いる理由は3.3節でも述べたよう に,近細粒度並列化におけるスタティックスケジュー リングの結果をプログラム実行時に正確に再現するこ とを可能とするためである.

プロセッサの内部には各々の CPU で実行するプログ ラムが格納されるローカルプログラムメモリ(LPM) があり,LPMには1クロックでアクセスできるもの とする.LPMを想定しているのは,今回評価で用い るプログラムのサイズがあまり大きくないため,命令

4



Fig. 4 Shared data cache architecture.

キャッシュを用いる場合との性能差は少ないと考えて いるためである.

また,プロセッサの外部には共有データを格納する 集中共有メモリ(CSM)が接続される.このCSMの アクセスレイテンシは20クロックとする.

3.6 データキャッシュ共有型アーキテクチャ

今回評価に用いるデータキャッシュ共有型アーキテ クチャは,図4に示すように,CPUとローカルプロ グラムメモリ(LPM)を持つプロセッシングエレメ ント(PE)が,データキャッシュを共有するアーキテ クチャである.

データキャッシュは複数のバンクを持つものを想定 する.各々のバンクは各ポートとスイッチを介して接 続される構成とし,同一バンクへのアクセスが生じた 場合はいずれかのアクセスのみが優先されるが,それ 以外の場合は各ポートが独立にキャッシュにアクセス できる.キャッシュの連想方式は 4-way set associative とし,Write Back もしくは Write Through 方式のい ずれかを用いるものとする.

このようにデータキャッシュを共有することにより, キャッシュのコヒーレンスを気にすることなく各 PE 間のデータ転送,とりわけ近細粒度タスク間のデータ 転送を効率良く行なうことができる.

この共有データキャッシュは,ヒット時のアクセス タイムは1もしくは将来のGHz クロックを考慮して 3 クロック,容量はPE数が4以下の時には4Mbyte, PE数が6以上の時には8Mbyteとした.また,異な る二つのプロセッサからの要求が同一バンクでコンフ リクトした場合は,一方が1クロック待たされるもの とする.

この時,キャッシュヒット時のアクセスタイムが1 クロックの場合はデータのロード,ストア,および同 期フラグのセットに各1クロック,同期フラグのチェッ クに最小で3クロック,また,ヒット時のアクセスタ





イムが 3 クロックの場合には,データのロード,スト ア,および同期フラグのセットに各 3 クロック,同期 フラグのチェックに最小 5 クロック要する.

3.7 OSCAR 型アーキテクチャ

OSCAR 型アーキテクチャとは、マルチプロセッサ システム OSCAR²⁶⁾ を基に構成されたアーキテクチャ である.OSCAR 型アーキテクチャの全体図を図 5 に 示す.

OSCAR 型アーキテクチャは, CPU, LPM, データ 転送ユニット(DTU), ローカルデータメモリ(LDM), そしてデュアルポートメモリで構成された分散共有メ モリ(DSM)を持つプロセッシングエレメント(PE) を3本のバスを介して接続したアーキテクチャである.

LDM は自 PE からのみアクセスできるメモリであ リ, PE に割り当てられたタスク間で使用されるロー カルデータを保持するために使用する.また,DSMは 他 PE からも直接リード / ライトできるメモリであり, 近細粒度タスク間のデータ転送に使用する.LDMの アクセスにかかるクロック数は1クロックと3クロッ クの2種類を用意,容量は1PE あたり1Mbyteとし, DSM のアクセスにかかるクロック数は,自 PE 上の DSM にへはそれぞれ 1 あるいは 3 クロック, 他 PE 上の DSM へのリモートアクセスにはそれぞれ 4 ある いは 6 クロックかかり, 容量は 1PE あたり 16Kbyte とした.また,異なる二つのプロセッサからバスへの アクセスコンフリクトが生じた場合には,一方が1ク ロック待たされるものとする.同様に,同一PE上の DSM へのアクセスコンフリクトが生じた場合には一 方が2クロック待たされるものとする.

この時,自 PE の DSM へのアクセスタイムが1ク ロックの場合はデータのストア,および同期フラグの セットに各4クロック,データのロードに1クロック, 同期フラグのチェックに最小で3クロック,また,自 PE の DSM へのアクセスタイムが3クロックの場合



図 6 OSCAR 型アーキテクチャ + グローバルレジスタ Fig. 6 OSCAR type architecture with global register.

はデータのストア,および同期フラグのセットに 6 ク ロック,データのロードに 3 クロック,同期フラグの チェックに最小 5 クロック要する.

3.8 グローバルレジスタ

本論文では,3.6 節及び3.7 節で述べたデータキャッシュ共有型アーキテクチャ,OSCAR型アーキテク チャの各々に,グローバルレジスタ(GR)を付加し たアーキテクチャついても評価を行なう.

GR はマルチポートレジスタで,各 PE 内の CPU が同時にアクセスすることができるものとする.また, このときのアクセスタイムは1クロックとする.

GR の本数は 16 本とし, これらは近細粒度タスクの データ転送, および同期に使用する.この GR を使用 することにより, データのロード, ストア, および同 期フラグのセットを1クロック, 同期フラグのチェック を最小3クロックで行なうことが出来る.また, GR がスピルした時には, OSCAR型アーキテクチャで は DSM, データキャッシュ共有型アーキテクチャでは キャッシュを使用した同期およびデータ転送を行なう.

OSCAR 型アーキテクチャに GR を付加した時の全体図を図 6 に示す.

3.9 トランジスタ数の比較

OSCAR 型アーキテクチャとデータキャッシュ共有 型アーキテクチャのハードウェア量の比較を行なうた め,LDM,DSM およびキャッシュメモリが要求する トランジスタ数を概算²⁷⁾した結果,表1のように, 4PE時においては,OSCAR型アーキテクチャにおい てLDMに203.6Mトランジスタ,DSMに6.4Mト ランジスタ,合計210.0Mトランジスタ程度,データ キャッシュ共有型アーキテクチャでは238.2Mトラン ジスタ程度と推定された.

本表のように,今回の評価ではOSCAR型アーキ

テクチャがデータキャッシュ共有型アーキテクチャよ りも少ないトランジスタを用いたメモリシステムを仮 定している.

4.評価

本節では,データキャッシュ共有型アーキテクチャ と OSCAR 型アーキテクチャに対して近細粒度並列 処理を適用して評価した結果について述べる.

評価に用いたプログラムは,電子回路シミュレーショ ンにおけるランダムスパースマトリクスを係数に持つ 線形方程式の求解プログラム,および航空宇宙技術研 究所の CFD プログラムの「NS3D」のサブルーチン 「SUB4」の内側ループで最も実行時間の大きいループ の1 イタレーション分のプログラムである.

4.1 ランダムスパースマトリクスの求解

このプログラムは算術代入文のみからなる Fortran ループフリーコードであり,94 個の近細粒度タスク (ステートメント)を持つ.

このプログラムに近細粒度並列処理を施し,OSCAR 型アーキテクチャ(OSCAR),データキャッシュ共有 型の Write Through(CACHE-WT)と Write Back (CACHE-WB),および,これらに対して共有グロー バルレジスタを付加したアーキテクチャ(GR)のそ れぞれで,PE数1,2,4,6,8で実行した.ただ し,データキャッシュ共有型では,PE数が4までは, キャッシュのバンク数を4,容量を4Mbyte,それよ り多いPE数のときはキャッシュのバンク数を8,容 量を8Mbyteとして評価を行なった.

この結果として,OSCAR アーキテクチャでの1プ ロセッサ上での実行時間を基準とした時の速度向上率 を図7(ローカルメモリおよびキャッシュアクセス1 クロック),および図8(ローカルメモリおよびキャッ シュアクセス3クロック)に示す.なお,ローカルメ モリアクセスが1クロック時の1プロセッサでの実 行時間は,OSCAR アーキテクチャで126,145クロッ ク,CACHE-WB アーキテクチャで128,985クロッ

- 表 1 OSCAR 型アーキテクチャとデータキャッシュ共有型アーキ テクチャの 4PE 時で各々のアーキテクチャのメモリが要する トランジスタ数の概算
- Table 1 The number of transistors for memory of OSCAR type architecture and shared cache type architecture.

メモリモジュール	推定トランジスタ数(M)
OSCAR/LDM	203.6
OSCAR/DSM	6.4
OSCAR/LDM+DSM	210.0
CACHE	238.2

Vol. 40 No. 5

ク, また 3 クロックの時は OSCAR アーキテクチャ で 200,235 クロック, CACHE-WB アーキテクチャで 203,781 クロックである.

また,OSCAR および CACHE-WB アーキテクチャ (ローカルメモリおよびキャッシュアクセス1クロッ ク)において,本アプリケーションを4PE で実行した 時の全 PE の実行命令数の合計に対するメモリアクセ ス総数の割合を表2に示す.表2より,本アプリケー ションでは OSCAR における4PE の総実行命令数の 合計のうち,8.1%が同期およびデータ転送領域への ロード/ストア命令であったが,グローバルレジスタ を介した同期およびデータ転送が可能な OSCAR/GR では,この領域へのロード/ストア命令が3.1%に減少 していることがわかる.同様に,CACHE-WB アー キテクチャでは4PE の総実行命令数の合計のうち, 5.9%が同期およびデータ転送領域へのロード/ストア 命令であったが,CACHE-WB/GR では1.9%に減少 している.

図7より,まずCACHE-WTアーキテクチャの性能 が著しく低いことがわかる.このCACHE-WTアーキ テクチャのキャッシュとCSMとの間にWrite Bufferを 接続しても,高々数%の性能向上しか得られなかった.

また,この例の場合,OSCAR アーキテクチャと CACHE-WB アーキテクチャは,PE 数4まではほぼ 同じ傾向を示している.しかしながら,OSCAR アー キテクチャでは,8PE で 5.29 倍の速度向上率を得て いるのに対し,CACHE-WB では3.95 倍となり,OS-CAR アーキテクチャの方が1.34 倍のスピードアップ を達成している.これは,PE 数の増加と共にキャッ シュメモリへのアクセス競合が増大しているためであ ると考えられる.

次にグローバルレジスタの有無について述べる.OS-CAR アーキテクチャでは,データ転送および同期フ ラグのセットを行なうために送信先の PE のリモート DSM に4,もしくは6クロックかけてデータを書き

表 2 4PE 時におけるランダムスパースマトリクス求解の実行命令 数に対するメモリアクセス数の割合

Table 2 The ratio of memory access count to executed instruction count for random sparse matrix solution with 4PEs.

	各領域に対する		
アーキテクチャ	メモリアクセスの割合(%)		
	同期および	変数および	
	データ転送	定数	
OSCAR	8.1	18.7	
OSCAR/GR	3.1	19.6	
CACHE-WB	5.9	18.1	
CACHE-WB/GR	1.9	19.1	



図 7 ローカルメモリアクセス 1 クロック時のランダムスパースマ トリクスの求解における速度向上率

Fig. 7 Speed up ratio of random sparse matrix solution with 1clock local memory access.

込まなければならないところを, グローバルレジスタ を使用することによって1クロックでデータをセット することができる.このグローバルレジスタの付加に よって,OSCARアーキテクチャでは4PE時に3.02倍 の速度向上率であったものが3.50倍となり,15.9%性 能を向上させることができる.同様に,CACHE-WB アーキテクチャでも4PE時の速度向上率が2.76倍で あったものがグローバルレジスタの付加により2.99 倍となり,8.3%性能が向上している.

図8のローカルメモリおよびキャッシュメモリのア クセスに3クロックとした場合も,図7とほぼ同様に OSCAR アーキテクチャが良い性能を示している.こ の場合,近細粒度タスク間のデータ転送や同期のオー バーヘッドが増大しているため,グローバルレジスタの 付加による性能向上が図7の時よりも顕著で,OSCAR アーキテクチャの4PE時に17.3%,CACHE-WBの 4PE時に18.1%の性能向上を得ている.

4.2 NS3D/SUB4

このプログラムは,航空宇宙技術研究所の CFD プ ログラム「NS3D」のサブルーチン「SUB4」の最外側 ループに内包される 4 つの Do-loop のうち,最も実 行時間の大きい2 番目の Do-loop のループボディを 取り出したもので,429 個の近細粒度タスク(ステー トメント)を持つ.SUB4 の最外側ループは Doall 可



図 8 ローカルメモリアクセス 3 クロック時のランダムスパースマ トリクスの求解における速度向上率

Fig. 8 Speed up ratio of random sparse matrix solution with 3clock local memory access.

能なループであり,今回の評価は,外側ループの並列 性はシングルチップマルチプロセッサ(SCM)を複数 接続しているマルチプロセッサシステムのSCM間で 使用し,SCMに割り当てられたイタレーションをさ らにSCM内のPE間で近細粒度並列処理を行なうこ とを想定して評価を行なっている.

このプログラムに,4.1 節と同様に近細粒度並列処理 を施し,OSCAR型アーキテクチャ(OSCAR),デー タキャッシュ共有型のライトスルー(CACHE-WT) とライトバック(CACHE-WB),および,これらに 対してグローバルレジスタを付加したアーキテクチャ (GR)のそれぞれで,PE数1,2,4,6,8で実行した.

この結果として,OSCAR 型アーキテクチャでの1 プロセッサ上での実行時間を基準とした時の速度向上 率を図9(ローカルメモリおよびキャッシュアクセス1 クロック),および図10(ローカルメモリおよびキャッ シュアクセス3クロック)に示す.なお,ローカルメモ リアクセスが1クロックの時の1プロセッサでの実行 時間は,OSCARで881,204クロック,CACHE-WB で884,908クロック,また3クロックの時はOSCAR で1,405,364クロック,CACHE-WBで1,409,966ク ロックである.

また, OSCAR および CACHE-WB アーキテクチャ (ローカルメモリおよびキャッシュアクセス1クロック) において,本アプリケーションを 4PE で実行した時の 全 PE の実行命令数の合計に対するメモリアクセス総 数の割合を表 3 に示す.表 3 より,本アプリケーショ ンでは OSCAR における 4PE の総実行命令数の合計 のうち,17.6%が同期およびデータ転送領域へのロー ド/ストア命令であったが,グローバルレジスタを介し た同期およびデータ転送が可能な OSCAR/GR では, この領域へのロード/ストア命令が 10.6%に減少して いることがわかる.同様に,CACHE-WB アーキテク チャでは 4PE の総実行命令数の合計のうち,21.0%が 同期およびデータ転送領域へのロード/ストア命令で あったが,CACHE-WB/GR では 18.9%に減少して いる.

図 9 より, 4.1 節と同様に CACHE-WT アーキテク チャの性能が著しく低いことがわかる.さらに, OS-CAR アーキテクチャが PE 数 4 の時には 2.14 倍, 8 で 2.99 倍の速度向上率を得ているのに対し CACHE-WB アーキテクチャは PE 数 4 で 1.25 倍であるが, その後は PE 数の増加と共に性能が落ち, PE 数 8 の 時には 1 台の時の 0.42 倍となっている.

ここで,CACHE-WB アーキテクチャで PE 数の 増加と共に性能が向上しない原因について考察する. データ転送量および同期フラグ確認時におけるビジー ウェイトの回転数を表す,同期およびデータ転送領域 へのメモリアクセス命令数の割合が,表2ではOS-CARで8.1%,CACHE-WBで5.9%と,OSCARの 方が高かったのに対し,表3ではOSCARで17.6%, CACHE-WBで21.0%と,CACHE-WBの方が高く なっている.OSCARでは,コンパイル時に変数をな るべくローカルメモリに割り当て,他PEにデータ転 送をすることによってデータを共有する最適化を行な うために,CACHE-WBよりもデータ転送量が多くな る.一方,一つの基本ブロック内で使用する変数の量 が多い場合は,スケジューリング時には考慮されてい ないレジスタのスピルコードが挿入されてしまい,こ

表 3 4PE 時における NS3D の実行命令数に対するメモリアクセ ス数の割合

Table 3 The ratio of memory access count to executed instruction count for NS3D with 4PEs.

	各領域に対する		
アーキテクチャ	メモリアクセスの割合(%)		
	同期および	変数および	
	データ転送	定数	
OSCAR	17.6	17.3	
OSCAR/GR	10.6	20.7	
CACHE-WB	21.0	12.5	
CACHE-WB/GR	18.9	12.8	



- 図 9 ローカルメモリアクセス 1 クロック時の NS3D における速 度向上率
- Fig. 9 Speed up ratio of NS3D/SUB4 with 1clock local memory access.

の場合はコンパイル時のスケジューリングどおりのプ ログラム実行が困難となり,ビジーウェイトの回転数 が多くなる.この,スピルコードおよびビジーウェイ トによるメモリアクセスがすべて共有キャッシュに対 してなされてしまう CACHE アーキテクチャでは,メ モリアクセスに伴うバンクコンフリクトのペナルティ が大きくなり,スケジューリング結果と実際の実行結 果のずれが大きくなってしまう.そのため,表3のよ うに同期およびデータ転送領域へのメモリアクセス命 令数の割合が OSCAR よりも CACHE-WB の方が高 くなり, CACHE-WB アーキテクチャでは PE 数の 増加と共に性能が向上しないと考えられる.実際に, OSCAR アーキテクチャでは PE 数 4 の時の 1 回の メモリアクセスに要する平均クロック数が 1.80 であ るのに対し, CACHE-WB アーキテクチャでは 4.13 となっている.

グローバルレジスタの付加に関しては,特に OS-CAR アーキテクチャでの性能向上が著しく,PE 数が 4 の時にグローバルレジスタを付加したものは付加し なかったものに比較して 17.5 %の性能向上を得てい る.本アプリケーションのように,PE 間のデータ転 送と同期の回数が非常に多い時,特にグローバルレジ スタの使用が有効であることがわかる.

図 10 の 3 クロックアクセスの場合も, 図 9 と同様



- 図 10 ローカルメモリアクセス 3 クロック時の NS3D における速 度向上率
- Fig. 10 Speed up ratio of NS3D/SUB4 with 3clock local memory access.

な傾向を示しているが,近細粒度タスク間のデータ転送と同期のオーバーヘッドが増大した分,グローバルレジスタの使用が有効であった.特に,OSCARアーキテクチャで PE数6の時には,グローバルレジスタを使用した時は使用しない時と比較して,26.5%の性能向上を得ている.

5. ま と め

本論文では,マルチグレイン並列処理に適したシン グルチップマルチプロセッサアーキテクチャの検討を 行なうための第一歩としてデータキャッシュ共有型アー キテクチャ,OSCAR型アーキテクチャ,およびこれ らのアーキテクチャにグローバルレジスタを付加した アーキテクチャ上で近細粒度並列処理を適用し,性能 評価を行なった.

その結果,コンパイル時のスケジューリングにより 決定できるプロセッサローカル変数をローカルメモ リへ配置し,プロセッサ間データ転送や同期をグロー バルレジスタあるいは DSM を効果的に用いて行な うといった,コンパイル時最適化を行なうことの出来 る OSCAR 型アーキテクチャが,グローバルレジス タ無し,ローカルメモリアクセス1クロックの場合 で共有キャッシュアーキテクチャに対して,ランダム スパースマトリクス求解では 4PE で 9.6%, 8PE で は 34.1%,また CFD 計算では 4PE で 70.9%, 8PE で 733.9% 速度向上が可能であり,近細粒度並列処理 においてスケーラブルな性能向上を得られることが確 認された.また,グローバルレジスタの付加により, 近細粒度タスクのデータ転送を効果的に行なうことが でき,OSCAR アーキテクチャでは最大 26.5%,共有 キャッシュアーキテクチャでは最大 26.6%の速度向上 を得ることができ,グローバルレジスタの追加が近細 粒度並列処理で有効であることがわかった.

今後は,この近細粒度並列処理と中粒度並列処理お よび粗粒度並列処理を階層的に組み合わせて利用する マルチグレイン並列処理をシングルチップマルチプロ セッサに対して適用し,マルチグレイン並列処理を有 効に適用することが出来るシングルチップマルチプロ セッサアーキテクチャについて検討を重ねていく予定 である.また,今後の課題として,SPARC,PowerPC 等の商用スーパースカラ RISC プロセッサを CPU コ アにしたシングルチップマルチプロセッサ,L2 キャッ シュやスヌープキャッシュ⁷⁾ など本論文で評価した アーキテクチャとは異なるメモリ構成を持ったシング ルチップマルチプロセッサアーキテクチャ等との比較, および実際にプロセッサを作成する際に問題となる ハードウェア量,バスドライブ能力に関する検討等が 挙げられる.

謝辞 本研究の一部は,通産相次世代情報処理基盤 技術開発事業並列処理分散分野マルチプロセッサコン ピューティング領域研究の一環として行なわれた.

最後に, CFD プログラム NS3D を御提供いただい た航空宇宙技術研究所の皆様に感謝致します.

参考文献

- Y.Patt et al.: One Billion Transistors, One Uniprocessor, One Chip, *Computer*, Vol. 30, No. 9, pp. 51-57 (1997).
- M.Lipasti and J.Sben: Superspeculative Microarchitecture for Beyond AD 2000, Computer, Vol. 30, No. 9, pp. 59-66 (1997).
- C.Kozyrakis et al.: Scalabel Processors in the Billion-Transisteor Era: IRAM, *Computer*, Vol. 30, No. 9, pp. 75–78 (1997).
- L.Hammond, B.Nayfeb and K.Olukotun: A Single-Chip Multiprocessor, *Computer*, Vol.30, No. 9, pp. 79–85 (1997).
- 5) 岩下, 宮嶋, 村上: リファレンス PPRAM 「*PPRAM^R*」に基づく「*PPRAM^R_{mf}*」アーキテ クチャの概要, 情処研報, Vol. 96, No. 80, pp. 161– 166 (1996).
- 6) 井上, 若林, 木村, 天野: シングルチップマルチプ

ロセッサ用半共有型スヌープキャッシュ,信学技 報 CPSY, Vol. 98, No. 233, pp. 75-81 (1998).

- B.Nayfeh, L.Hammond and K.Olukotun: Evaluation of Design Alternatives for a Multiprocessor Microprocessor, Proc. of the 23rd Anual International Symposium on Computer Architecture (1996).
- 8) G.Shoi, S.Breach and T.Vijaykumar: Multiscalar Processors, *Proc. of the 22nd Anual International Symposium on Computer Architecture* (1995).
- 9) J.-Y.Tsai and P.-C.Yew: The Superthreaded Architecture : Thread Pipelining with Runtime Data Dependence Cehecking and Control Speculation, Proc. of Int'l Conf. on PACT'96 (1996).
- 鳥居,近藤等:オンチップ制御並列プロセッサ MUSCAT の提案,情報処理学会論文誌, Vol. 39, No. 6, pp. 1622–1631 (1998).
- 11) 玉造, 松本, 平木: 実行時再構成方式テストベット Ocha-Pro の性能評価, 情処研報 ARC, Vol. 98, No. 70, pp. 127–132 (1998).
- 12) H.Kasahara, H.Honda and S.Narita: Parallel processing of Near Fine Grain Tasks Using Static Scheduling on OSCAR (Optimally Scheduled Advanced Multiprocessor), Proc. of Supercomputing '90 (1990).
- 13) 笠原: マルチプロセッサシステム上での近細粒度 並列処理, 情報処理, Vol. 37, No. 7, pp. 651-661 (1996).
- 14) 尾形,吉田,合田、岡本、笠原:スタティックスケジューリングを用いたマルチプロセッサシステム上での無同期近細粒度並列処理,情報処理学会論 文誌, Vol. 35, No. 4, pp. 522–531 (1994).
- 15) D.Padua and M.Wolfe: Advanced Compiler Optimization for Super Computers, C.ACM, Vol. 29, No. 12, pp. 1184–1201 (1996).
- 16) 笠原, 合田, 吉田, 岡本, 本多: Fortran マクロ データフロー処理のマクロタスク生成手法, 信学 論, Vol. J75-D-I, No. 8, pp. 511-525 (1992).
- 17)本田,合田,岡本,笠原: Fortran プログラム粗粒 度タスクの OSCAR における並列実行方式,信 学論(D-I), Vol. J75-D-I, No. 8, pp. 526-535 (1992).
- 18) H.Kasahara, H.Honda and S.Narita: A Multigrain Parallelizing Compilation Scheme for OS-CAR, Proc.4th Workshop on Lang. And Compilers for Parallel Computing (1991).
- 19) 笠原,尾形等:マルチグレイン並列化コンパイラ とそのアーキ テクチャ支援,信学技報,IDC98-10, CPSY98-10,FTS98-10,pp.71-76 (1998).
- 20)本田,岩田,笠原: Fortran プログラム粗粒度タス
 ク間の並列性検出法,信学論 (D-I), Vol. J73-D-I,
 No. 12, pp. 951–960 (1990).

Vol. 40 No. 5

- 21) 岡本,合田,宮沢,本田,笠原: OSCAR マルチグレインコンパイラにおける階層型マクロデータフロー処理,情報処理学会論文誌, Vol. 35, No. 4, pp. 513-521 (1994).
- 22) 笠原: 並列処理技術, コロナ社 (1991).
- 23) 藤原, 笠原, 白鳥, 鈴木: データプレロードおよ びポストストアを考慮したマルチプロセッサスケ ジューリングアルゴリズム, 電子情報通信学会論 文誌 (D-1), Vol. 75, No. 8, pp. 495–503 (1992).
- 24) H. Kasahara and A. Yoshida: A Data-Localization Compilation Scheme Using Partial Staticc Task Assignment for Fortran Coarse Grain Parallel Processing, *Journal of Parallel Computing*, Vol. Special Issue on Languages and Compilers for Parallel Computers (1998).
- 25)藤原,白鳥,鈴木,笠原:データプレロードおよびポストストアを考慮したマルチプロセッサス ケジューリングアルゴリズム,電子情報通信学会 論文誌 (D-I), Vol. J75-D-I, No. 8, pp. 495-503 (1988).
- 26) 笠原, 成田, 橋本: OSCAR (Optimally SCheduled Advanced multiprocessoR)のアーキテク チャ, 信学論 D, Vol. J71-D, No. 8 (1988).
- 27) B.Geuskens and K.Rose: MODELING MI-CROPROCESSOR PERFORMANCE, Kluwer Academic Pub. (1998).

木村 啓二

(平成?年?月?日受付)(平成?年?月?日援録)



昭和 47 年生.平成 8 年早稲田大 学理工学部電気工学科卒業.平成 10 年同大学大学院理工学研究科電気工 学専攻修士課程修了.同年同大学大 学院理工学研究科電気工学専攻博士

後期課程に入学,現在に至る.マルチグレイン並列処 理用プロセッサアーキテクチャに関する研究に従事. **尾形** 航(正会員) 昭和 42 年生,平成 3

昭和 42 年生.平成3 年早稲田大 学理工学部電気工学科卒業.平成5 年同大大学院修士課程終了.現在, 同大理工学部電気電子情報工学科助 手.近細粒度並列処理手法,計算機

アーキテクチャの研究に従事.



岡本 雅巳(正会員)
 平成2年早稲田大学電気工学科卒
 業.平成4年早稲田大学大学院理工
 学研究科電気工学専攻修士課程修了.
 平成9年早稲田大学大学院理工学研
 究科電気工学専攻博士後期課程単位

取得退学.在学中は並列化コンパイラ,並列実行方式 に関する研究を行なう.同年株式会社東芝入社.現在 東芝府中工場勤務.発電監視制御システムの開発に従 事.電子情報通信学会会員.

笠原 博徳(正会員)
 昭和 32 年生.昭和 55 年早稲田
 大学理工学部電気工学科卒業.昭和
 60 年同大学大学院博士課程修了.工
 学博士.昭和 58 年同大学同学部助
 手.昭和 60 年学術振興会特別研究
 員.昭和 61 年早稲田大学理工学部電気工学科専任講

頃・品和 61 年午稲田大学理工学部電気工学科等任講 師・昭和 63 年同助教授.平成9年同大学電気電子情報 工学科教授,現在に至る.平成元年~2年イリノイ大 学 Center for Supercomputing Research & Development 客員研究員.昭和 62年 IFAC World Congress 第一回 Young Author Prize.平成9年度情報処理学 会坂井記念特別賞受賞.著書「並列処理技術」(コロ ナ社).情報処理学会,電子情報通信学会,IEEE など の会員.

11