マルチコアプロセッサ上での データローカライゼーション

中野啓史<sup>†</sup> 浅野尚一郎<sup>†</sup> 仁藤拓実<sup>†</sup> 田川友博<sup>†</sup> 内藤陽介† 宮本孝道 木村啓二† 小高剛‡ 答原博德<sup>†</sup>

半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上の鈍化,ハードウェア,ソフトウェア開発期間の増大といった問題を解決すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが次世代プロセッサアーキテクチャとして注目を集めている。このマルチコアプロセッサにおいても,プロセッサとメモリ動作速 ロセッサアーキテクチャとして注目を集めている。このマルチコアクロセッサにおいても、クロセッサとメモリ動作速度のギャップに伴うメモリウォールは深刻な問題であり、プロセッサに近接したキャッシュやローカルメモリ等の高速 メモリの有効利用が実効性能向上のために重要なポイントとなっている。このような事項を考慮して筆者等は自動マル チグレイン並列化コンパイラとの協調動作により実効性能が高く価格性能比の良いコンピュータシステムの実現を目指 す OSCAR マルチコアプロセッサを提案している。この OSCAR マルチコアプロセッサは、全てのプロセッサコアが アクセスできる集中共有メモリ (CSM)の他に、プロセッサコアのプライベートデータを格納するローカルデータメモ リ (LDM)とプロセッサコア間の同期やデータ転送に使用する2ポートメモリ構成の分散共有メモリ (DSM)、そして データ転送オーバヘッドの隠蔽を目指し、プロセッサコアと非同期に動作可能なデータ転送ユニット(DTU)を持つ。 本稿では OSCAR コンパイラを用いた粗粒度タスク並列処理におけるデータローカライゼーション手法と LDM 管理 手法について述べる.提案手法を MPEG2 エンコーダに適用して評価を行った結果,逐次実行に比べ,8PE で約 8.01 倍の速度向上率が得られた.

## **Data Localization on a Multicore Processor**

Hirofumi Nakano<sup>†</sup> , Shoichiro Asano<sup>†</sup> , Yosuke Naito<sup>†</sup> , Takumi Nito<sup>†</sup> , Томоніго Тадаwа† , Такамісні Міуамото† , Такезні Кодака‡ Keiji Kimura<sup>†</sup> and HIRONORI KASAHARA<sup>†</sup>

Along with the increase of integration degree of semiconductor devices, to overcome the increase of power consumption, the slowdown of improvement of processor effective performance, and the increase of period for hardware/software developing transistors integrated on to a chip, multicore processors, which integrate multiple processor cores on a single chip, have attracted much attention as a next-generation microprocessor architecture. However, the memory wall caused by the gap between memory access speed and processor core speed is still a serious problem also on the multicore processors. Therefore the effective use of fast memories like cache and local memory nearby a processor is important. Considering these problems, the authors have proposed the OSCAR multicore processor architecture which cooperates with OSCAR multigrain parallelizing compiler and aims at developing a processor with high effective performance and good cost performance computer system. The OSCAR multicore processor has local data memory (LDM) for processor private data, distributed shared memory (DSM) having two ports for synchronization and data transfer among processor cores, centralized shared memory (CSM) to support dynamic task scheduling, and data transfer unit (DTU) which transfers data asynchronously and aims at overlapping data transfer overhead. This paper describes data localization scheme that aimed at improving the effective use of LDM using coarse grain parallel processing and compiler-controlled LDM management scheme. As the results, the proposed scheme gives us 8.01 times speedup for MPEG2 encoding program against the sequential execution on 8 processors automatically.

#### はじめに 1

従来,マイクロプロセッサの性能向上の牽引力になっ ていた命令レベル並列性の利用と周波数の向上は半導体 集積度の向上と共に,並列性抽出の限界,消費電力の増 大等の顕在化に伴い,今後の進展が難しくなっている.こ れらを解決する技術としてマルチコアプロセッサが注目

<sup>‡</sup>TOSHIBA Corporation

を集めている $^{1)\sim5)}$ .マルチコアプロセッサは複数のプロ セッサコアを一つのチップ上に集積するため、プロセッ サコア間で命令レベル並列性よりも粗い粒度の並列性が 利用可能となっている.また,各プロセッサコアを低周 波数で動作させ,適切に並列処理することで,より高性 能,低消費電力が実現可能なアーキテクチャとなってい 記,一方で,マルチコアでも従来より問題となっていた メモリウォールの問題は重要であり,キャッシュやローカ ルメモリ等のチップ内の近接メモリの有効利用を行う必 要がある

筆者等は自動マルチグレイン並列化コンパイラとの協 調動作により実効性能が高く価格性能比の良いコンピュー タシステムの実現を目指す OSCAR マルチコアプロセッ サを提案している<sup>6)</sup>. この OSCAR マルチコアプロセッ

<sup>&</sup>lt;sup>†</sup>Department of Computer Science, School of Science and Engineering, Waseda University 3-4-1 Ohkubo, Shinjuku-ku, Tokyo, Japan 169-8555 Tel: +81-3-5286-3371 <sup>‡</sup>株式会社 東芝

サは,全てのプロセッサコアがアクセスできる集中共有 メモリ(CSM)の他に,プロセッサコアのプライベート データを格納するローカルデータメモリ(LDM)とプロ セッサコア間の同期やデータ転送に使用する2ポートメ モリ構成の分散共有メモリ(DSM),そしてデータ転送 オーバヘッドの隠蔽を目指し,プロセッサコアと非同期 に動作可能なデータ転送ユニット(DTU)を持つ.

ローカルメモリを持つアーキテクチャではプログラム の挙動に応じ,ローカルメモリに配置するデータの選択 およびメモリ配置,そしてオフチップメモリとローカル メモリ間のデータ転送をプログラマあるいはコンパイラ が適切に制御する必要がある.プログラマがローカルメ モリ管理やデータ転送命令挿入を行っていては生産性も 上がらず,エラーの温床ともなりうる.そこで,我々はコ ンパイラによるプログラムのデータローカリティの抽出 およびローカルメモリ管理とデータ転送命令挿入の自動 化を行う手法を提案し,OSCAR コンパイラに実装した.

コンパイラによる初期のローカルメモリ管理に関する研 究としてはデータのローカルメモリへの静的割り付け<sup>7),8)</sup> により実現したものがある.静的割り付けではプログラ ムの開始から終了までプログラム中で頻繁に参照される データについてのみローカルメモリに配置し,それ以外 のデータについてはオフチップのメモリ上に配置される. そのため,プログラムの挙動に応じた効率的なローカル メモリの利用ができない.静的割り付けの問題点を解決 する手法としては,プログラムの挙動をコンパイル時に 解析し,ローカルメモリとオフチップメモリ間で適切に データ転送を行い,ローカルメモリ上の同じ領域を異な る用途で使い回す動的なローカルメモリ管理手法<sup>9),10)</sup> が提案されている.一方でこれらの手法はローカルメモ リサイズ以上の大きさのデータのローカルメモリへの配 置に関する問題について考慮していない.

ー般的なアプリケーションにおいて,アクセスされる データサイズがすべてローカルメモリサイズ以下となる ことは考えづらい.そこで,ループを変換し,その後タイ リングすることで,あるループ中のネストにおけるデー タのアクセス量をローカルメモリサイズ以下に抑え,そ のネストにおけるデータをローカルメモリへ配置する手 法<sup>11)</sup>が提案されている.

本稿ではプログラムを大域的に解析し、プログラム全 域のデータローカリティを有効利用し、マルチコア上の ローカルメモリを管理する手法を提案する.具体的には 以下の通りである.粗粒度タスク並列処理において、コ ンパイラはFORTRANプログラムをループ・サブルーチ ン・基本ブロックの3種類の粗粒度タスクに分割し、粗 粒度タスク間の制御依存・データ依存を解析して並列性 を抽出する.次に異なるプロシージャを含むプログラム 全域から、同じ配列にアクセスし、データ依存関係にあ るループを集め、それらをグループ化し、ループ整合分 割する.これにより、分割されたループ中でアクセスさ れ可能になる.分割されたループを並列性とデータロー カリティを考慮して、粗粒度タスクスクスクスクランシューリングす ることで、粗粒度タスク間のデータローカリティの有効 利用および並列性の抽出が可能となる.分割されたルー プ中でアクセスされる配列についてローカルメモリへの 割り付けを行い、配列の生死解析情報に基づき、データ 転送を挿入する.

本稿の構成を以下に示す.第2章では我々が提案する OSCAR マルチコアアーキテクチャについて述べる.第 3章では粗粒度並列処理手法について述べる.第4章で はローカルメモリ割り付け手法について述べる.第5章 では本手法の性能評価を MPEG2 エンコーダを用いて行 う.第6章で本稿のまとめを述べる.



図 1: OSCAR Chip Multiprocessor アーキテクチャ

## 2 OSCAR マルチコアアーキテク

## チャ

OSCAR マルチコアアーキテクチャは自動マルチグレ イン並列化コンパイラとの協調動作により,実効性能が 高く価格性能比のよいコンピュータシステムの実現を目 指したアーキテクチャである.

OSCAR マルチコアアーキテクチャを図 1 に示す.OS-CAR マルチコアは 1 つのチップ上に複数のプロセッサ エレメント (PE) を持つ.各 PE は単純な一命令発行の in-order プロセッサコア,プロセッサプライベートなデー タを保持する 1 ポートのローカルデータメモリ (LDM), 共有データや同期変数を保持する 2 ポートの分散共有メモ リ (DSM),プログラムコードを保持するローカルプログ ラムメモリ (LPM),そして CPU と非同期にバースト 送が可能なデータ転送ユニット (DTU)を持つ.チップ上 の全ての PE はバスやクロスバといった Interconnection Network によって接続されている.さらに本稿では集中 共有メモリがチップ外に接続されている.

## 2.1 データ転送ユニット (DTU)

OSCAR マルチコア上のデータ転送ユニット (DTU) について説明する.DTU 制御用命令が使用する基本的な パラメータは転送コマンド,転送元アドレス,転送先ア ドレス,転送領域サイズ,転送終了通知フラグアドレス の5つである.これらを指定することで一つの連続領域 の転送を行うことが可能となる.さらに転送元ストライ ド長,転送先ストライド長,転送回数を設定することで、 転送元,転送先でストライド長が異なるストライド転送 や,SCATTER,GATHER転送を実現している.これら のパラメータはデータ転送範囲と配列の宣言サイズから コンパイラが自動的に生成する.

DTUの起動には二種類の方法がある.一つはコンパイ ラが生成した上述のパラメータをローカルメモリ上に設 定し,実行時に転送パラメータの先頭アドレスをDTUに 通知し,DTUを駆動する方法である.このとき,複数の パラメータをローカルメモリ上の連続する領域に設定し ておけば,パラメータチェインが形成され,CPUによる 一度の駆動で複数の領域を転送することが可能となって いる.もう一つはCPUが転送パラメータ値を直接DTU のレジスタに設定し、駆動する方法である.上述のパラ メータで設定した転送終了通知フラグアドレスにDTU がフラグを立て,転送先のCPUがこのフラグをビジー ウェイトしてチェックすることで,割り込み処理を使わず に転送の終了を通知することが可能となっている.

## 3 粗粒度タスク並列処理

粗粒度タスク並列処理とは、ソースプログラムを疑似 代入文ブロック(BPA),繰り返しブロック(RB),サブ ルーチンブロック(SB)の3種類のマクロタスク(MT) に分割し、そのマクロタスクを複数のプロセッサエレメ



図 2: マクロフローグラフの例

ント (PE) から構成されるプロセッサグループ (PG) に 割り当てて実行することにより,マクロタスク間の並列 性を利用する並列処理手法である.

3.1 マクロタスクの生成

粗粒度タスク並列処理では,まずソースプログラムを BPA, RB, SBの3種類のマクロタスクに分割する.

次に4章で述べるように,生成された RB がループイ タレーションレベルの並列処理が可能な場合,その RB を PG 数やローカルメモリサイズを考慮して異なる複数 のマクロタスクに分割し,ループイタレーション間の並 列性およびマクロタスク間でのデータローカリティを利 用する.

ループ並列処理不可能な実行時間の大きい RB やイン ライン展開を効果的に適用できない SB に対しては,その 内部を階層的に粗粒度タスクに分割して並列処理を行う.

3.2 マクロフローグラフ (MFG) の生成

マクロタスクの生成後,マクロタスク間のコントロー ルフローとデータ依存を解析し,その結果を表す図2に 示すようなマクロフローグラフ (MFG)を生成する. 図2の各ノードはマクロタスクを表し,実家エッジは

図 2 の各ノードはマクロタスクを表し,実線エッジは データ依存を,点線エッジはコントロールフローを表す. また,ノード内の小円は条件分岐を表す.MFG ではエッ ジの矢印は省略されているが,エッジの方向は下向を仮 定している.

3.3 マクロタスクグラフ (MTG) の生成

MFG はマクロタスク間のコントロールフローとデー タ依存は表すが,並列性は表していない.並列性を抽出 するためには,コントロールフローとデータ依存の両方 を考慮した最早実行可能条件解析をマクロフローグラフ に対して行う.マクロタスクの最早実行可能条件とは,そ のマクロタスクが最も早い時点で実行可能になる条件で ある.

マクロタスクの最早実行可能条件は図 3 に示すような マクロタスクグラフ (MTG) で表される.

MFG と同様に, MTG におけるノードはマクロタスク を表し, ノード内の小円はマクロタスク内の条件分岐を 表している.実線のエッジはデータ依存を表し, 点線の エッジは拡張されたコントロール依存を表す. 拡張され たコントロール依存とは, 通常のコントロール依存だけ でなく, データ依存とコントロールフローを複合的に満 足させるため先行ノードが実行されないことを確定する 条件分岐を含んでいる.

また,エッジを束ねるアークには2つの種類がある.実 線アークはアークによって束ねられたエッジが AND 関 係にあることを,点線アークは束ねられたエッジが OR 関係にあることを示している.

MTG においてはエッジの矢印は省略されているが,下 向きが想定されている.また,矢印を持つエッジはオリ ジナルのコントロールフローを表す.



図 3: マクロタスクグラフの例

3.4 スケジューリングコードの生成

粗粒度タスク並列処理では,生成されたマクロタスク はプロセッサグループ(PG)に割り当てられて実行され る.PGにマクロタスクを割り当てるスケジューリング 手法として,コンパイル時に割り当てを決めるスタティッ クスケジューリングと実行時に割り当てを決めるダイナ ミックスケジューリングがあり,マクロタスクグラフの 形状,実行時不確定性などを元に選択される

スタティックスケジューリングは,マクロタスクグラ フがデータ依存エッジのみを持つ場合に適用され,コン パイラがコンパイル時にマクロタスクの PG への割り当 てを決定する方式である.スタティックスケジューリング では,実行時スケジューリングオーバーヘッドを無くし, データ転送と同期のオーバーヘッドを最小化することが 可能である.

## 4 データローカライゼーション

近年,プロセッサ速度とメモリアクセス速度の差が増 大し,メモリウォールがますます深刻となっている.これ を解決するために時間的局所性,空間的局所性を有効に 利用し,プロセッサ近傍の高速なキャッシュメモリやロー カルメモリ上に一度ロードしたデータを複数のタスク間 で長期間に渡り利用する技術がデータローカライゼーショ ンである.

OSCAR コンパイラは異なるプロシージャを含むプロ グラム全域から大量の配列データを共有するループを選 択し、キャッシュメモリやローカルメモリサイズを考慮し て、小さな部分ループにループ整合分割(Loop Aligned Decomposition: LAD)<sup>12),13)</sup>を適用し、並列性を考慮し ながら、一度近接メモリ上に配置したデータをなるべく 連続的にアクセスするようにタスクをスタティックスケ ジューリングし、データローカライゼーション<sup>12),14)</sup>を 行う、データローカライゼーションによって削減できな かった MT間に残存するデータ転送は、コンパイラによっ て自動的に生成される DTU 転送命令を使い DTU によっ て CPU によるタスク実行と並列して、効率的に転送さ れる.

## 4.1 ループ整合分割

プログラムの広域に渡り,同一の配列にアクセスし, データ依存関係にあるループを探す.その際,ループ同 士が異なるプロシージャに存在した場合は,必要に応じ インライン展開を行い,それらのループ同士を同一の階 層に持ってくると共に,最早実行可能条件解析に基づく





図 5: ループ整合分割例およびメモリへの割り当て

コードモーションにより.集められたループ群をターゲッ

トループグループ (Target Loop Group: TLG) と呼ぶ. TLG 中のループについて, Inter Loop Dependence(ILD) を解析する.ILD の様子を図 4 に示す.TLG 中で処理 コストのもっとも大きな MT を標準ループとして選択す る.たとえば,図4において,MT4が標準ループとして選がす 選択されている.標準ループ以外のループの何番目のイ タレーションが標準ループのk番目のイタレーションに 依存されるか,あるいは標準ループの k 番目のイタレー ションに依存するかを解析するのが ILD である

ILD の結果, OSCAR コンパイラは標準ループをN個 の部分ループに分割する、次に複数の部分ループにアク セスされるイタレーションを Commonly Accessed Region(CAR)として定義する.単一のプロセッサからアク セスされるイタレーションを Localizable Region(LR) と して定義する.一つのLR中でアクセスされる配列サイ ズの最大値が LDM 上のローカル配列用の領域サイズ以 下となるように分割数 N を決定する.この分割の様子を 図 5 に示す.また,分割後の各部分ループは図 5 に示し た通り, LR は PE 上の LDM に CAR は DSM にそれぞ れ割り当てられる

ループ整合分割後,同一の分割された配列範囲を共有 するループは Data Localizable Group(DLG) としてグ ループ化される.同一の DLG 中に含まれる全ての MT は共有データを LDM を介して授受するために,同一の プロセッサに連続的に割り当てられる

ループ整合分割前の MTG の例と各 MT の配列解析の 結果を図 6 に示す. ループ整合分割後の MTG の例を図 7 に示す.図6中のMT1, MT2, MT3 は図7中のMT1\_1, MT2\_1 そして MT3\_1 , MT1\_2, MT2\_2 そして MT3\_2 , MT1\_3, MT2\_3 そして MT3\_3, MT1\_4, MT2\_4 そして MT3-4 にそれぞれ 4 つに分割されている.また, MT1-1, MT2\_1 そして MT3\_1 は DLG1 に, MT1\_2, MT2\_2 そし



図 7: LAD で 4 分割された MTG

て MT3\_2 は DLG2 に , MT1\_3, MT2\_3 そして MT3\_3 は DLG3 に, MT1\_4, MT2\_4 そして MT3\_4 は DLG4 に それぞれ属する . DLG 中の MT は後述するスケジュー リングするフェーズにおいて,同一のプロセッサ上に連 続的に割り当てられる.

#### 4.2データローカリティを考慮したスケ ジューリング

ループ整合分割後,本稿ではスタティックスケジューリ ングを用い, MT を PE に静的に割り当てる.ループ整 合分割は DLG 中の全ての MT が同一プロセッサに連続 的に割り当てられるように分割を行う.ここで評価する スタティックスケジューラは  $\operatorname{ETF/CP}/\operatorname{MISF}^{15)}$ をベー スとし,タスク割り当ての際に DLG 中の MT を連続的 に割り当てるようにプライオリティを変更してある.図 7 に示した MTG をスケジューリングした結果を図 8 に 示す. CPU0には DLG1 と3が, CPU1には DLG2と 4 がそれぞれ連続的に割り当てられているのが分かる.

#### ローカルメモリ管理 4.3

スケジューリング後, OSCAR コンパイラは分割され た配列データを LDM に配置する.第4.1 節で説明したよ うに, DLG 中でアクセスされる配列データ量は LDM 上 бΠ-- カル配列用領域サイズ以下となるように分割数が 決定されているため, DLG を連続的にスケジューリング することで, DLG 中でアクセスされるデータは LDM 上 のローカル配列用領域に載ることになる、そこで,DLG 中の各配列のアクセス範囲に応じ,ローカルメモリ上に 部分配列領域を確保し,各配列を割り付ける.



(a)プログラムソース

enddo

enddo

(b)配列範囲解析結果

b(1:10, 1:20)

a(1:10, 1:20)

## 図 9: 配列範囲解析

## 4.4 データ転送計算

次に,コンパイラはデータ転送範囲の計算を行う.本手 法ではデータ転送は必ず MT 実行の先頭あるいは未尾の タイミングで駆動そして転送終了確認されるものとする. まず コンパイラ内部での配列範囲解析について述べ る. 各 MT 毎に以下の四つの配列領域を解析する. すな わち, MT 中で必ず定義される配列領域(Kill), 定義さ れる可能性のある配列領域 (MayMod), 前方露出参照さ れる配列領域 (ExposedUse), 参照される可能性のある配 列領域 (MayUse) の四つを解析する.配列範囲は各次元 毎に上下限値で表される.図 9aのプログラムソースにお いて, 配列 c は条件分岐により, 配列の定義が決まるの で, Kill には含まれず, Kill は配列 a となる. MayMod は MT 中で定義される可能性のある全ての配列を表すの で,配列a,cとなる.ExposedUseはMT中で定義よ りも先に参照される前方露出参照を表すので,配列bと なる. MayUse は MT 中で参照される可能性のある全て の配列を表すので,配列b,aとなる.配列範囲解析結果 を図 9b に示す.配列範囲間の演算として,差を'-',積 を'\',和を'\'でそれぞれ表す.

ローカライズを行う階層の全ての MT について配列 範囲解析を行う.配列範囲解析結果をもとにデータ転送 のタイミングとその範囲を求める.まず,DLG 中でア クセスされる配列 A のデータ転送タイミングについて考 える.DLG 中で最も早く A にアクセス (MayMod また は MayUse) する  $MT_j$  を探す. $MT_j$  の実行開始を A の CSM から LDM ヘデータ転送 (Load) するタイミングと する.次に DLG 中で最も遅く A を定義 (MayMod) する  $MT_k$  を探す. $MT_k$  の実行終了を A の LDM から CSM ヘデータ転送 (Store) するタイミングとする.たとえば, 図 6 において,配列 pred に注目すると,pred が最初に アクセス (MayUse) されるのは MT1 なので,MT1 の実 行開始が配列 pred を Load するタイミングとなる.また, 配列 pred が最も遅く定義 (MayMod) されるのは MT3 なので, MT3の実行終了が配列 pred を Store するタイ ミングとなる.

次にデータ転送範囲を計算する. $DLG_l$ の配列Aについて Load する範囲 $Load_l^A$ は

 $Load_l^A$ 

# $= In_{j} \cap (\cup_{DLG_{l} \neq \emptyset} MT_{m}(ExposedUse_{m}^{A})))$ $\cap (MayMod_{m}^{A} - Kill_{m}^{A})))$

となる.ただし, $In_j$ は $MT_j$ に生きて入る配列を表 す. $ExposedUse_m^A$ , $MayMod_m^A$ そして $Kill_m^A$ は $MT_m$ の配列Aに関するExposedUse,MayModそしてKillを それぞれ表す.

次に  $DLG_l$  の配列 A について Store する範囲  $Store_l^A$  は

 $Store_l^A$ 

 $= Out_k \cap (\cup_{DLG_l \neq \mathcal{O}} MT_m(MayMod_m^A))$ 

となる.ただし, $Out_k$ は $MT_k$ から生きて出る配列を 表す. $MayMod_m^A$ は $MT_m$ の配列Aに関する MayMod を表す.

以上をもとに図7の MTG についてデータ転送を考える と,図8に示すように,MT1\_[1234]の先頭と MT3\_[1234] の末尾にそれぞれ DTU による Load と Store がスケジ ューリングされる.

## 5 性能評価

本章では OSCAR マルチコア上でのデータローカライ ゼーションおよび DTU によるバースト転送の性能評価 結果について述べる.

## 5.1 評価環境

MediaBench<sup>16)</sup> に収録されている MPEG2 エンコー ドプログラムである"mpeg2encode"をFORTRANで参照実装したプログラムを用いて本手法の性能評価を行う. 本性能評価では MPEG2 エンコーディング処理自体の性 能評価を行うため,その処理を行う7つのステージ(動き 推定,動き予測,DCT モード選択,データ変換,ビット ストリーム出力,逆量子化,逆データ変換)を性能評価の 対象とした.シミュレーション時間短縮のために、入力画 像は MediaBench で用いられる入力画像を 256x256 ピク セルに縮小した画像を4フレーム分用い,エンコードを 行った.それ以外のエンコードオプションは MediaBench で用いられるものと同一とする、本手法はスタック上の 配列を対象とし,配列用の領域として LDM のサイズを 256kB とした.また,プロセッサコアの周波数は組込み 用途を想定して,400MHzとし,各メモリのレイテンシ を CSM は 24 クロック , LDM は 1 クロック , DSM は 1 クロック , そして LPM は 1 クロックと設定した . チッ プ内のメモリレイテンシの算出には ITRS 20003<sup>17)</sup> お よび  $CACTI^{18)}$  を , チップ外のレイテンシには Elipida Memory 社のデータシート<sup>19),20)</sup> をそれぞれ用いた. 評 価した PE 数は 1, 2, 4, 8 そして 16 である. プログラ ム実行の初期状態では,全ての配列データは CSM 上に 配置されている.DTU のバースト幅は 64byte とした. バースト幅 64byte 転送時の CSM メモリアグセスクロッ ク数は CPU 転送では 192 クロック, DTU 転送では 45 クロックとなる.また, クロックレベルの詳細なシミュ レータを用い,評価を行った.

## 5.2 性能評価結果

MPEG2 エンコーディングの性能評価結果を図 10 に示 す.図中の横軸はプロセッサ数を,縦軸は逐次実行時間 に対する速度向上率をそれぞれ表す.本手法の有効性を



図 10: MPEG2 エンコーディングの性能評価結果

示すために,従来のマルチプロセッサシステム用並列化 手法であるループ並列処理を適用した場合の性能を左側 のバーで,手動でデータローカライゼーション手法およ びオーバラップ転送を適用した場合<sup>21)</sup>の性能を中央の バーで,コンパイラにより自動でデータローカライゼー ション手法を適用した場合の性能を右側のバーでをそれ ぞれ示す.ここで,オーバラップ転送とは CPU の処理中 に,DTU によるデータ転送を行い,データ転送時間を隠 蔽する技術である.

性能評価結果より,ループ並列処理適用版,手動版,自 動版それぞれについて,4プロセッサで2.95倍,4.56倍, 4.63倍,8プロセッサで4.38倍,7.97倍,8.01倍,16プ ロセッサで 5.37 倍, 11.93 倍, 11.91 倍の速度向上が得ら れ,自動版により従来の手動版と同等以上の性能向上が 得られることが確かめられた.本手法をループ並列処理版と比較すると,自動化によりループ並列処理版では選 択されていなかった配列変数がローカルメモリ上に配置 されたこと, CPU の代わりに DTU により LDM-CSM 間のデータを転送したこと,そしてループ中でアクセス される変数をループの前後でデータ転送した場合,全体 で約106MBのデータ転送が必要となるのに対し,ループ 間のデータローカリティを考慮すると、データ転送量は 約83MBに削減できることの以上3点が速度向上の理由 である.次に本手法と手動版21)の比較では,自動化によ り手動版では選択されていなかった配列変数がローカル メモリ上に配置されたため,本手法ではオーバラップ転 送を適用していないにも関わらず,手動版とほぼ同様の スケーラブルな速度向上が得られた・本性能評価で用い た MPEG2 エンコーディングプログラム中でアクセスさ れる配列の総サイズは約 76MB である.各プロセッサ上 に搭載された LDM のサイズが本自動化手法では 256kB とはるかに小さいメモリでも , 効率よく並列処理が行え , データローカライゼーション自動ローカルメモリ管理の 有効性が確かめられた.

### 6 まとめ

本稿では、チップマルチプロセッサ上での粗粒度タス ク並列処理における CPU と非同期に動作するデータ転送 ユニット (DTU) を用いたデータ転送によるデータローカ ライゼーションについて述べた、データローカライゼー ション手法,DTU 制御命令自動生成および LDM 管理手 法を OSCAR Fortran マルチグレイン並列化コンパイラ 上に実装し、OSCAR チップマルチプロセッサ上で性能 評価を行った、その結果、MPEG2 エンコーディングに おいて 8PE でデータローカライゼーション手法を適用し、 DTU 転送を行った場合、8.01 倍の速度向上が得られ、以 前行った手動版とほぼ同等の結果が得られ、本手法の有 効性が示された.

本研究の一部は STARC"並列化コンパイラ協調型チッ プマルチプロセッサ技術",日本学術振興会特別研究員奨 励費(#1501202),文部科学省科学研究費補助金若手研究 (B)(#15700074),NEDO"先進ヘテロジニアスマルチプ

## ロセッサ技術"及び NEDO"リアルタイム情報家電用マ ルチコア技術"によって行われた. 参考文献

- Suga, A. and Matsunami, K.: Introducing the FR 500 embedded microprocessor, *IEEE MICRO*, Vol. 20, pp. 21–27 (2000).
- [2] ARM: ARM11 MPCore Processor Technical Reference Manual (2005).
- [3] Pham, D., Asano, S. and et al., M. B.: The Design and Implementation of a First-Generation CELL Processor (2005).
- [4] Sinharoy, B., Kalla, R. N., Tendler, J. M., Eickemeyer, R. J. and Joyner, J. B.: POWER5 system microarchitecture, *IBM journal of research and development*, Vol. 49 (2005).
- [5] Kongetira, P., Aingaran, K. and Olukotun, K.: Niagara: a 32-way multithreaded Sparc processor, *IEEE MICRO*, Vol. 25, pp. 21–29 (2005).
- [6] Kimura, K., Wada, Y., Nakano, H., Kodaka, T., Shirako, J., Ishizaka, K. and Kasahara, H.: Multigrain Parallel Processing on Compiler Cooperative Chip Multiprocessor, Proc. of 9th Workshop on Interaction between Compilers and Computer Architectures (INTERACT-9) (2005).
- [7] Avissar, O., Barua, R. and Stewart, D.: An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems, ACM Transactions on Embedded Computing Systems, Vol. 1, No. 1, pp. 6–26 (2002).
- [8] Panda, P. R., Dutt, N. and Nicolau, A.: Memory issues in embedded systems-on-chip, Kluwer Academic Publishers (1999).
- [9] Verma, M., Wehmeyer, L. and Marwedel, P.: Dynamic Overlay of Scratchpad Memory for Energy Minimization, Proc. of Intl. Symposium on System Synthesis (2004).
- [10] Li, L., Gao, L. and Xue, J.: Memory coloring: a compiler approach for automatic scratchpad memory management, *PACT'05* (2005).
- [11] Kandemir, M., Ramanujam, J., Irwin, M. J., Vijaykrishnan, N., Kadayif, I. and Parikh, A.: A compiler based approach for dynamically managing scratchpad memories in embedded systems, *IEEE Trans. on CAD*, Vol. 23, No. 2, pp. 243–260 (2004).
- [12] 吉田, 越塚, 岡本、笠原: 階層型粗粒度並列処理における同 一階層内ループ間データローカライゼーション手法, 情報 処理学会論文誌, Vol. 40, No. 5, pp. 2054–2063 (1999).
- [13] 吉田,八木,笠原: SMP 上でのデータ依存マクロタスクグ ラフのデータローカライゼーション手法,情報処理学会研 究報告 2001-ARC-141 (2001).
- [14] APC: http://www.apc.waseda.ac.jp/.
- [15] 笠原: 並列処理技術, コロナ社 (1991).
- [16] Lee, C., Potkonjak, M. and Mangione-Smith, W. H.: MediaBench: a tool for evaluating and synthesizing multimedia and communications systems, *In 30th Annual IEEE/ACM International Symposium on Microarchitecture* (1997).
- [17] : International Technology Roadmap for Semiconductors 2003 Executive Summary (2003).
- [18] Wilton, S. and Jouppi, N.: CACTI: An enhanced cache access and cycle time model, *IEEE Journal* of Solid-State Circuits, Vol. 31, No. 5, pp. 677–688 (1996).
- [19] ELPIDA MEMORY, INC.: PRELIMINARY DATA SHEET 512bits DDR SDRAM EDD 5104 ABTA, EDD 5108 ABTA (2003).
- [20] ELPIDA MEMORY, INC.: PRELIMINARY DATA SHEET 256bits DDR2 SDRAM EDE 2504 AASE, EDE 2508 AASE, E DE 2516 AASE (2003).
- [21] 小高,中野,木村,笠原: チップマルチプロセッサ上での MPEG2 エンコードの並列処理,情報処理学会論文誌, Vol. 46, No. 9, pp. 2311-2325 (2005).