マルチグレイン並列化コンパイラにおける ローカルメモリ管理手法

Ξ	浦		剛†	田	Ш	友	博†	村	松	裕	$\mathbf{\uparrow}^{\dagger}$
池	見	明	紀†	中	Ш	ΤĒ	洋	中	野	啓	史†
白	子		準†	木	村	啓	_†	笠	原	博	徳†

半導体集積度向上に伴うスケーラブルな性能向上,低消費電力,価格性能を達成するためにマルチコアプロセッサが 大きな注目を集めている.消費電力を抑えつつマルチコアプロセッサの実効性能を向上させ,アプリケーションソフト ウェアの開発期間を短縮するためには自動並列化コンパイラが重要な役目を果たす.この実効性能の向上のためには, マルチコアプロセッサにおいても,プロセッサとメモリ動作速度のギャップに起因するメモリウォール問題への対処が 必要となる.具体的には,プロセッサに近接したキャッシュやローカルメモリ等の高速メモリの有効利用が実効性能向 上のために必須である.本稿では,OSCARマルチグレイン自動並列化コンパイラを用いた粗粒度タスク並列処理にお いて,プログラム全域のデータローカリティを有効利用した,マルチコア上のローカルメモリ管理手法について提案す る.SPEC 95fp の tomcatv を用いた OSCAR マルチコアシミュレータ上の性能評価において,本手法未適用時の共有 メモリを用いた逐次処理に対して,本手法適用によるローカルメモリ利用最適化により,8 プロセッサで 19.6 倍の性 能向上が得られた.

A Local Memory Management Scheme in Multigrain Parallelizing Compiler

Masahiro Nakagawa[†], Yusuke Muramatsu[†], Kelii Kimuda[†] Tsuyoshi Miura[†] Akinori Ikemi[†] JUN SHIRAKO[†] , Keiji Kimura[†] and Hironori Kasahara [†]

Multicore systems have been attracting much attention for performance, low power consumption and short hard-ware/software development period. To take the full advantage of multiprocessor systems, parallelizing compilers ware software development period. To take the full advantage of multiprocessor systems, paralenzing completes serve important roles. On multicore processor, a memory wall caused by the speed gap between processor core and memory is also serious problem. Therefore, it is important for performance improvement to use fast memolies like cache and local memory nearby a processor effectively. This paper proposes a local memory management scheme for coarse grain task parallel processing. In the evaluation using SPEC 95fp tomcatv, the proposed scheme using 8 processors achieved 19.6 times speedup against the sequantial execution without the proposed scheme on the OSCAR multicore processor by the effective use of local memories.

はじめに 1

従来,マイクロプロセッサの性能向上の牽引力になっていた命令レベル並列性の利用と周波数の向上は半導体 集積度の向上と共に,並列性抽出の限界,消費電力の増大のため,進展が難しくなっている.これらを解決する技術 のため、進展が難しくなっている.これらを解決する技術 としてマルチコアプロセッサが注目を集めている^{1)~5)}. マルチコアプロセッサは複数のプロセッサコアを一つの チップ上に集積するため、プロセッサコア間で命令レベ ル並列性以外の粗い粒度の並列性も利用可能となる.ま た,各プロセッサコアを低周波数で動作させ、適切に並 列処理することで、より高性能,低消費電力が実現可能 なアーキテクチャとなっている.一方で、マルチコアでも 従来より問題となっている.一方で、マルチコアでも 従来より問題となっていたメモリウォールの問題への対 応は重要であり、キャッシュやローカルメモリ等のチップ 内プロセッサの近接メモリの有効利用を行う必要がある. ローカルメモリは全てのメモリアクセスをユーザある いはコンパイラが制御するなため、キャッシュと比較すアル タイム制約への対応が容易となる.しかし、ローカルメ モリを持つアーキテクチャではプログラムの挙動に応じ、

[†]Department of Computer Science,

ローカルメモリに配置するデータの選択およびメモリ配置,そしてオフチップメモリとローカルメモリ間のデー タ転送をプログラマあるいはコンパイラが適切に制御す る必要がある、プログラマがローカルメモリ管理やデー タ転送命令挿入を行っていては生産性も上がらず,エラー の温床ともなりうる、そこで,筆者等はコンパイラによ の温床ともなりうる、そこて、単有寺はコンパインによ るデータローカライゼーション手法⁶⁾を用い、プログラ ムの複数ループ間でのデータローカリティの最適化およ びローカルメモリ管理とデータ転送命令挿入の自動化を 行う手法を提案し、OSCAR コンパイラに実装している. コンパイラによる初期のローカルメモリ管理に関する研 コンハ1 フによる初期のローカルメモリ管理に関する研 究としてはデータのローカルメモリへの静的割り付け^{7),8)} により実現したものがある.静的割り付けではプログラ ムの開始から終了までプログラム中で頻繁に参照される データについてはオフチップのメモリ上に配置し、それ以外 のデータについてはオフチップのメモリ上に配置される. そのため、プログラムの挙動に応じた効率的なローカル メモリの利用ができない.静的割り付けの問題点を解決 する手法としては、プログラム中のループの挙動をコン パイル時にデータ転送を行い、ローカルメモリとオフチップメモリ間 で適切にデータ転送を行い、ローカルメモリ上の同じ領 域を異なる用途で使い回す動的なローカルメモリ管理手 (5^{),9),10)}が提案さわている。また 法^{6),9),10)}が提案されている.また,ループをタイリン グすることで,あるループ中のネストにおけるデータの アクセス量をローカルメモリサイズ以下に抑え,そのネ ストにおけるデータをローカルメモリへ配置する手法¹¹⁾ が提案されている.これらの手法はいずれもプログラム

[†]早稲田大学理工学部コンピュータ・ネットワーク工学科 〒 169-8555 東京都新宿区大久保 3-4-1 Tel: 03-5286-3371

School of Science and Engineering, Waseda University 3-4-1 Ohkubo, Shinjuku-ku, Tokyo, Japan 169-8555 Tel: +81-3-5286-3371



図 1: OSCAR マルチコアアーキテクチャ

中の特定のデータあるいは特定のループを対象としたも のである

のである。 本稿ではプログラムを大域的に解析し、プログラム全 域のデータローカリティを有効利用した、マルチコア上の ローカルメモリを管理する手法を提案する.具体的には 以下の通りである.粗粒度タスク並列処理において、コン パイラはプログラムをループ・サブルーチン・基本ブロッ クの3種類の粗粒度タスクに分割し、粗粒度タスク間の 制御依存・データ依存を解析して並列性を抽出する.次に 異なるプロシージャを含むプログラム全域から、同じ配 列にアクセスし、データ依存関係にあるループを集め、そ れらをグループ化し、ループ整合分割する.これにより、 プログラム全域に度り、アクセスされるデータ量をロー カルメモリサイズ以下に抑えることが可能となり、プロ グラムの各部でデータのローカルメモリへの割り当てが 可能になる.分割されたマクロタスクを並列性とデータ ローカリティを考慮して、粗粒度タスクスケジューリング つ肥になる、方配された、フロクスクを並列性とデータ ローカリティを考慮して、粗粒度タスクスケジューリング することで、粗粒度タスク間のデータローカリティの有 効利用を行う、その後、マクロタスクでアクセスされる 配列についてローカルメモリへの割り当てを行い、デー 夕転送を挿入する

本稿の構成を以下に示す.第2章では対象とするマル チコアアーキテクチャである OSCAR マルチコアアーキ テクチャについて述べる.第3章では粗粒度並列処理手 法について述べる.第4章ではローカルメモリ管理手法 ムについて述べる。第5章では本手法の性能評価を簡単な サンプルコードおよび SPEC 95fp より tomcatv を用い て行う.第6章で本稿のまとめを述べる.

OSCARマルチコアアーキテク 2 チャ

OSCAR マルチコアアーキテクチャはマルチグレイン 自動並列化コンパイラとの協調動作により,実効性能が 高く価格性能比のよいコンピュータシステムの実現を自 指したコンパイラ協調型アーキテクチャである.

18 Uにコンハイン励調室ゲーキテクチャでのる. OSCAR マルチコアアーキテクチャを図1に示す.OS-CAR マルチコアは1つのチップ上に複数のプロセッサ エレメント (PE)を持つ.各 PE は単純な一命令発行の in-order プロセッサコア , プロセッサプライベートなデー 夕を保持する 1 ポートのローカルデータメモリ (LDM) , 共有データや同期変数を保持する2ポートの分散共有メモ リ (DSM), プログラムコードを保持するローカルプログ ラムメモリ (LPM), そして CPU と非同期にバースト転 送が可能なデータ転送ユニット (DTU) を持つ. チップ上 の全ての PE はバスやクロスバといった Interconnection Network によって接続されている.さらに本稿の評価では集中共有 (CSM) メモリがチップ外に接続されていると 仮定している.

データ転送ユニット (DTU) 2.1

OSCAR マルチコア上のデータ転送ユニット (DTU) COSCAR マルデゴデエのブーラ転医ユニッド (DTO) について説明する.DTU は連続転送とストライド転送を 行う機能を持つ.このための DTU 制御命令およびパラ メータはコンパイラが自動生成する. DTU の起動には二種類の方法がある.一つはコンパ イラが生成したパラメータをローカルメモリ上に設定し,



(a) Macro Flow Graph (MFG)

実行時に転送パラメータの先頭アドレスを DTU に通知 し, DTU を駆動する方法である.このとき, 複数のパラ メータをローカルメモリ上の連続する領域に設定してお , パラメータチェインが形成され, CPU による一度 けば の駆動で複数の領域を転送することが可能となっている。 もう一つは CPU が転送パラメータ値を直接 DTU のレ ジスタに設定し,駆動する方法である.

図 2: マクロフローグラフとマクロタスクグラフ

粗粒度タスク並列処理 3

粗粒度タスク並列処理とは,ソースプログラムを疑似 代入文プロック (BPA),繰り返しプロック (RB),サプ ルーチンブロック (SB) の3種類のマクロタスク (MT) に分割し,そのマクロタスクを複数のプロセッサエレメ ント (PE) から構成されるプロセッサグループ (PG) に 割り当てて実行することにより,マクロタスク間の並列 性を利用する並列処理手法である

マクロタスクの生成 3.1

粗粒度タスク並列処理では,まずソースプログラムを BPA, RB, SBの3種類のマクロタスク¹²⁾に分割する.

プ並列処理不可能な実行時間の大きい RB やイン ル ライン展開を効果的に適用できないSBに対しては、その内部を階層的に粗粒度タスクに分割して並列処理を行 う¹³⁾

3.2粗粒度並列性抽出

マクロタスクの生成後,マクロタスク間のコントロールフローとデータ依存を解析し,マクロフローグラフ (MFG)^{12),14)} を生成する.

次に,階層的に生成されたマクロフローグラフに対し 最早実行可能条件解析 ^{12),14)} を適用し, 階層的なマクロ タスクグラフ (MTG)^{12),14)} を生成する.最早実行可能

タスクグラフ (MTG)^{12,14)}を生成する.最早実行可能 条件とは,制御依存とデータ依存を考慮したマクロタス クの最も早く実行を開始してよい条件であり,マクロクタ スクグラフは粗粒度タスク並列性を表す.マクロフロー グラフ及びマクロタスクグラフの例を図2に示す. 次に,4.1 節で述べるように,マクロタスクグラフ中 の RB がループイタレーションレベルの並列処理が可能 な場合,その RBを PG 数やローカルメモリサイズを考 慮して異なる複数のマクロタスクク間でのブイタ レーション間の並列性およびマクロタスク間でのアクロタ レーカリティを利用する。分割が行われた後のマクロタ スクグラフにおいて,4.2節で述べる配列依存範囲解析を 行い,マクロタスク間の配列フロー依存・入力依存を解 析する。

3.3スケジューリングコードの生成

粗粒度タスク並列処理では、生成されたマクロタスク はプロセッサグループ(PG)に割り当てられて実行され る、PGにマクロタスクを割り当てるスケジューリング 手法として、コンパイル時に割り当てを決めるスタティッ クスケジューリングと実行時に割り当てを決めるダイナ

ミックスケジューリングがあり,マクロタスクグラフの 形状,実行時不確定性などを元に選択される. スタティックスケジューリングは,マクロタスクグラ フがデータ依存エッジのみを持つ場合に適用され,コン パイラがコンパイル時にマクロタスクの PG への割り当 てを決定する方式である.スタティックスケジューリング では,実行時スケジューリングオーバーヘッドを無くし, データ転送と同期のオーバーヘッドを最小化することが 可能である.

本手法では,スタティックスケジューリングを行うことができるマクロタスクグラフを対象として4.4節で述べるローカルメモリ割り当てを行う.

4 ローカルメモリ管理

OSCAR コンパイラで実現していたデータローカライ ゼーション手法では、大量の配列データを共有する直接 先行接続または直接後続接続されたループを集めてター ゲットループグループ(Target Loop Group: TLG)と呼 ぶループ群を作り、並列性とキャッシュメモリやローカル メモリサイズを考慮して、小さな部分ループにループ整 合分割(Loop Aligned Decomposition: LAD)^{6),15),16)} する.次に、並列性とデータローカリティを考慮しなが ら、一度高速なプロセッサ近接メモリに配置したデータ を複数の部分ループ間で連続的にアクセスするようにス タティックスケジューリングを行う.

合分割 (Loop Aligned Decomposition: LAD)^{6),15),16)} する.次に,並列性とデータローカリティを考慮しなが ら,一度高速なプロセッサ近接メモリに配置したデータ を複数の部分ループ間で連続的にアクセスするようにス タティックスケジューリングを行う. キャッシュメモリアーキテクチャと異なり,ローカルメ モリを持つアーキテクチャにおいて効率的なプログラム の実行を行うには,プログラム中でアクセスされるデー タをローカルメモリに明示的に割り当て,適切にデータ 転送を挿入する必要がある.その際,各マクロタスクで アクセスされるデータサイズがローカルメモリサイズと 比べて大きい場合にはグローバルループ整合分割を行い, 各マクロタスクでアクセスされるデータサイズを縮小す る必要がある.

る必要かめる。 本手法では、フラグメンテーションを避けるために、 ローカルメモリを Block と呼ぶ固定長の領域に分割して 管理を行う、プログラム中に出現する分割された配列の サイズに応じ、Block 内部は整数分の一の大きさの Sub Block に分割して管理する、本論分では一例として、2の べき乗分の1の大きさの Sub Block に分割して管理する、

へき果分の1の大きさのSub Block に分割して管理9る. 本ローカルメモリ管理手法は、グローバルループ整合 分割によるマクロタスクの分割と、分割された配列を割 り当てる Block の決定から構成される.従来のループ整 合分割手法では複数の Doall ループを中心とした TLG単 位で分割が行われるため、配列ごとにある一つの次元し かアクセス範囲を分割縮小することができず、マクロタス クでアクセスされるデータ量がローカルメモリサイズ以 下となるように分割できない場合も生じた.これに対し、 グローバルループ整合分割ではローカルメモリサイズに、 応じ、ネストしたループの各レベルで分割を行うことで、 配列の複数次元に渡り、そのアクセス範囲の縮小を行い、 マクロタスクでアクセスされるデータ量をローカルメモ リサイズ以下に分割することができる.なお、前処理と してループディストリビューションやループフュージョン を行い、完全ネストループを増やし、効率よくグローバ ルループ整合分割を行うことができるようにしておく. 分割された各マクロタスクに対して、配列依存範囲解 析を行い、解析結果を基にデータ転送コストを見積もり ながら、マクロタスクの実行順序を決定するスタティック

分割された各マクロタスクに対して,配列依存範囲解 析を行い,解析結果を基にデータ転送コストを見積もり ながら,マクロタスクの実行順序を決定するスタティック スケジューリングを行う.複数のヒューリスティックアル ゴリズムを用いてスケジューリングを行い,スケジュー リング長が最も短くなるものを採用する.この段階で タスク間のデータ転送を最小化できるようにマクロタス クのプロセッサへの割り当て及び実行順序を決定するだ けで,メモリ管理は行わない.

りのクロビックへの高小コとなりまた。 けで、メモリ管理は行わない. 最後にスケジューリング結果とマクロタスク間の配列 依存範囲解析結果を基にマクロタスク内でアクセスされ るデータのローカルメモリへの割り当てを行い,配列依 存範囲解析結果を用いてコンパイラによって自動的に生 成される DTU 転送命令を使い,DTU によってタスク処 理とオーバーラップして効率的に転送される.

4.1 グローバルループ整合分割

グローバルループ整合分割では,従来のループ整合分 割手法で用いられていたローカリティ利用の単位である ターゲットループグループ (Target Loop Group: TLG) を基に,4.1.1 項で述べる TLG 集合を生成する.複数の ネストレベルによる分割を行うことを可能とするために, 4.1.2 項で述べる整合可能ループグループ集合 (Alignable Loop Group set: ALG set)を生成し,分割後の ALG set 内のマクロタスク内で扱うデータがローカルメモリサ イズ以下となるように複数のネストレベルによる分割を 行う.

4.1.1 TLG 集合生成

大量の配列データを共有するマクロタスクグラフ上で直接先行接続または直接後続接続された整合可能なループを集めてターゲットループグループ(Target Loop Group: TLG)と呼ぶループ群を作る.ここで,2つのループが整合可能であるとは,以下の整合条件1~4を満たすことである¹⁷⁾.

- 各ループが Doall ループ, Reduction ループ, ルー プキャリッドデータ依存 (リカレンス) による Sequential ループのいずれかである
- 2. ループ間に配列変数のデータ依存が存在する
- それぞれのループのループ制御変数が同一配列の 同じ次元の添え字式で使用されており,次元の配 列添字がループ制御変数の一次式で表されている
- ループ間にデータ依存を生じる各配列に対して、配 列添字中のループ制御変数係数のループ間での比 が一定

従来のループ整合分割手法では,同一の階層内に存在す るマクロタスク間でのローカリティの利用を考えており, TLG として選ばれたループの内側にループが存在してい ても,内側ループに対して TLG 生成が行われなかった. これに対し本手法では,いずれかの TLG に選ばれたルー プの内側にもループが存在していた場合,内側のループ に対しても TLG を生成する.また,他のループと整合 可能でないループは,そのループ単独で TLG を成すも のとする.

図 3(a) から成るサンプルコードに対し, TLG 生成を 行った様子を図 3(b) に示す.従来のループ整合分割手法 では,図 3(b) 中の最外側ネストである i ループが存在す る階層でのローカリティ利用のみを考えていたため, TLG 1 のみが生成されていた.それに対し,本手法ではネスト された j,kの各ループに対しても TLG 生成を行う. 次に,プログラム全域から整合可能な TLG を集めて TLG 集合を生成する.ここで,2 つの TLG が整合可能

次に, プログラム全域から整合可能な TLG を集めて TLG 集合を生成する.ここで,2つの TLG が整合可能 とは,TLG 中の全てのループ間で整合条件1~4を満た すことを言う.ただし,互いに異なるプロシージャに存 在する2つの TLG が同一の TLG 集合に選ばれるために



図 3: TLG , TLG 集合および ALG set 生成

は、共有配列の形状が一致している必要がある.Fotran においては整合配列や擬寸法配列を用いることにより、サ ブルーチンの呼び出し元と呼び出し先とで配列の次元数 や各次元の宣言サイズが異なっている場合がある.異な るTLG内で共有配列の次元数や各次元の宣言サイズが異 なっている場合,整合条件1~4を満たしていた場合でも それらのTLGは同一のTLG集合には選ばない.また 他のTLGと整合可能でないTLGは,そのTLG単独で TLG集合を成すものとする。

図 3(b) で生成されている TLG を基に TLG 集合を生 成した様子を図 3(c) に示す.図 3(c) においてまず TLG M_{C} LG (LCR) - M (LG (LCR) - M (LG (LCR)) - M (LG (LCR)) - M (LCR) -

TLG 集合中のループについて, Inter Loop Depen $dence(ILD)^{18),19}$ を解析する. TLG 集合中で処理コス 存するかを解析するのが ILD 解析である.さらに,TLG 集合のグループ標準インデックス範囲¹⁸⁾を計算する.グ ループ標準インデックス範囲とは,TLG集合内の全ての ループにおけるデータのアクセス範囲を,標準ループの インデックス範囲に換算したものである.

4.1.2整合可能ループグループ集合生成

次に,ネストされたループにおいて,各ループがどの TLG 集合に属しているかを調べる.ネストされたループ で,いずれかの TLG に選ばれている最も外側のループを 基準とし(以降,最外側ループと表記),そのループに完 全ネストされているループまでを対象として,それぞれのループがどのTLG集合に属しているかを調べる(以降, ネストされた TLG 集合と表記). 最外側ループによって -完全ネストされるループが無い場合は,最外側ループが 属している TLG 集合のみをネストされた TLG 集合とし て考える

最も多くネストされた TLG 集合を持つ最外側ルーフ を基準として、そのネストされた TLG 集合の部分集合と なるようなネストされた TLG 集合を持つ最外側ループ を整合可能ループグループ集合 (Alignable Loop Group set: ALG set) としてグルーピングする.ALG set の基 準となったループ以外一つも最外側ループが選ばれなかった場合は、基準となったループ単独でALG setを構成する。まだいずれのALG setに含まれていない最外側ループ プに対して同様の処理を行い,全ての最外側ループがい ずれかの ALG set に選択されるまでこれを繰り返す. 図 3(b) において,二つの i ループは TLG 1 に選ばれ

ているため,それぞれ最外側ループとなる.それぞれのi ループに対して,内側に存在するj,kの各ループはiルー プに完全ネストされているため,各最外側ループは内側 に存在するj,kの各ループが図3(c)においてそれぞれど の TLG 集合に属しているかを調べる. その結果,各最外 のTLG 集合に属しているかを調べる. その結果, 各最外 側ループが持つネストされた TLG 集合は, 最外側ルー プ自身の情報も含めて図 3(d) のように TLG 集合 1,2 お よび 3 となる.ここで, 二つの最外側ループが持つネス トされた TLG 集合が一致しているので, これら二つの i ループは同一の ALG set に選ばれる.この ALG set が 持つネストされた TLG 集合は TLG 集合 1,2 及び 3 と なる.

Block サイズ決定 4.1.3

次に, 生成された ALG set のうち, それに属するル プの総コストが最も大きいものを基準として Block サイ ズを決定する.ネストされた TLG 集合を分割し, ALG set 内の分割後の最外側ループでアクセスされる全ての

データがローカルメモリに配置できるように分割を行う. ローカルメモリや分散共有メモリにはユーザプログラム 中のデータ以外にも同期用変数やデータ転送用パラメー タなどを配置する必要があり,分割を行う前の段階では それらがどの程度のサイズを占めるかが不明なため,実際には分割後の最外側ループの総データサイズがローカ ルメモリサイズよりも小さくなるように分割を行う. 具体的な Block サイズ決定手法について述べる.最外 側ループが属している TLG 集合の分割数から考える.こ の時,解析された並列性を損なわないようにするために, 各最外側ループに割り当てられた PG 数を調べ,その最 小公倍数を仮分割数とする.対象 TLG 集合のグループ 標準インデックス範囲を仮分割数で割り,それを基に分 割後の各ループがアクセスするデータサイズを計算する. この時,A配列において次元ごとに,アクセス範囲より も大きな2のべき乗の数を求め,それを用いてデータサ イズを計算する.計算された配列データサイズのうち最 も大きなものを仮 Block サイズとし,ローカルメモリ上 に配置できる仮 Block サイズおよび仮 Block 数を用いて, ALG set 中でアクセスされるデータ全てをローカルメモ リ上に配置可能ならば、仮分割数で対象 TLG 集合内サイ

ALG set 中でアクセスされるテータ至てをローカルメモ リ上に配置可能ならば、仮分割数で対象 TLG 集合内の 各ルーブを分割することを決定し、同時に Block のサイ ズ、使用できる Block の個数も決定する.この時、どの 配列がどのようなアクセスパターンをするかを保持して おき、ローカルメモリ割り当てを行うときに、どのデー タがどの大きさの Block または Sub Block を使用すべき かわかるようにしておく. 配置できない場合は仮分割数を大きくして同様の計算 を行う、差日レている、TLC 集合について、それ以上仮分

10日ではない場合は似力制数を入るくして同様の計算 を行う、着目している TLG 集合について、それ以上仮分 割数を大きくすることができなくなってもまだローカル メモリ上にデータを配置できない場合、その TLG 集合 の分割数を可能な限り大きな分割数で分割することとし、 以降は内側の TLG 集合にする し, Block サイズを決定する.

4.1.4 分割数決定

まだ分割数が決まっていない ALG set が残っている場合,4.1.3 と同様にして分割数を決めていく、この時,既に Block サイズが決まっているため,分割後の配列の最 大データサイズが Block サイズ以下になるようにしなけ ればならない.

4.1.5 マクロタスク分割

4.1.3 項および 4.1.4 で決定された分割数でマクロタス った分割する、最外側だけでなく内側のTLG集合でも 分割を行った場合、ループディストリビューションを行 うことで、各最外側ループにおいて、必要なデータを全 てローカルメモリ上に配置できるサイズに縮小する。

4.2配列依存範囲解析

ローカルメモリをもつアーキテクチャにおいて,明示 的にデータの転送範囲を指示したり,データ転送量をな るべく削減するためにはマクロタスク間の配列依存範囲 解析が重要となる

MF111/1/2 差 C 4 0 配列依存範囲解析はマクロタスク間の配列のフロー依 存・入力依存範囲を解析する.その際,マクロタスク内 で前方露出参照されるデータに加え,あいまいな定義範 囲もマクロタスク開始時点までにローカルメモリに配置 することで,書き戻し時のデータの正しさを保証する.

4.3データローカリティを考慮したスケ ジューリング

シューリング ループ整合分割後,本稿ではスタティックスケジュー リングを用い,マクロタスクをPE に静的に割り当てる. ただし,この段階では配列データのローカルメモリ思り, 同一の PE に割り当てられたマクロタスク間ではデータ 転送は発生せず,異なる PE に割り当てられたマクロタス ク間では配列依存範囲解析結果に従い,データ転送が発 生すると仮定して行う.実際は同一の PE に割り当てられ た場合でも,ローカルメモリ上の異なる Block に割り当 てられるとデータ転送が発生することになる.複数種類の ヒューリスティックアルゴリズムを用いてスケジューリン グを行い,スケジューリング長が最も短くなるものを採用 する.現在 OSCAR コンパイラでは ETF /CP /MISE²⁰⁾ する . 現在 OSCAR コンパイラでは ETF/CP/MISF²⁰⁾



☑ 4: Block • Sub Block

および $CP/ETF/MISF^{20)}$ を用いてスケジューリングを 行っている.

ローカルメモリ割り当て 4.4

スケジューリング後, OSCAR コンパイラは分割され たデータをローカルメモリに配置する.スケジューリン グされた時刻が早いマクロタスクから順に, ローカルメ モリ割り当てを決定する.ここで, 想定するローカルメモ リとして, 自プロセッサからしかアクセスできないロー カルメモリと他プロセッサからもアクセス可能な分散共 右メモリの二つを考えるものとする

カルメモリど他プロセッサからもアクセス可能な分散共 有メモリの二つを考えるものとする。 フラグメンテーションを可能な限り抑えるために,ロー カルメモリ,分散共有メモリともBlockおよびSubBlock と呼ぶ固定長の領域に分割して管理する。Blockサイズは 分割後のマクロタスクの最大アクセス配列範囲を基に決 定するので,分割後のマクロタスク内でアクセスされる 各配列は全て1Blockに収まる。アクセス範囲が小さな 配列に関しては,適切な大きさのSubBlockに配置され るため,ローカルメモリを効率よく使用することができ る。各Block,SubBlockはメモリマップ上同じ空間に設 定し、随時適切なサイズのBlockSubblockとして利用 定し,随時適切なサイズの Block,Sub block として利用 にし、随時通いなりイスのBlock,Sub block として利用 するようにメモリ管理を行うことも可能である.図4が ローカルメモリ上に Block,SubBlock を設定したイメー ジ図であり、ローカルメモリのメモリアドレスと同じ空 間に様々な大きさのBlockがマッピングされている.例 えば Block0とSubBlock0、1とSubSubBlock0,1,2,3と SubSubSubBlock0~7は同じメモリ空間アドレス0~127 番地を指している。 各データをどの Block に配置するかを決定する方法に

ついて 4.4.1 項で述べる . データを配置することができる Block が無い場合 , ローカルメモリ上に配置されている データを共有メモリに書き戻して Block を使用できるよ うにする . この書き戻しは 4.4.2 項で述べる掃き出しプラ イオリティに基づいて行う

4.4.1 割り当て Block 決定方法

以下の手順により割り当て Block を決定する.

- 1. 割り当て対象データが自プロセッサからのみアクセ コンコンステムの「シーン」の「ローン」の Block に、プロセッサ間で共有される場合は分散共有メモリ上 の Block に優先的に配置する
- 割り当て対象データと全く同じ範囲のデータが既 にいずれかの Block に割り当てられていれば,そ の Block をそのまま使用し続ける
- 3. 空いている Block があればその Block を使用する
- 4. 掃き出しプライオリティに基づいて Block を掃き 出して空の Block を作り, それを使用する

簡単な例を図5に示す.図5において,横方向がアドレス空間上の連続領域を表し,縦方向がBlockを表す. 掃き出しプライオリティ 4.4.2

4.4.2 加き出しシンイオッチィ あるマクロタスクにおいて必要となるデータをローカ ルメモリに載せようとした時,空いている Block が足り ない場合 Block 内のデータを掃き出してから使用する. 掃き出し先は集中共有メモリもしくは,分散共有メモリ となる.出来る限りローカルメモリに使用するデータを 載せつつ,また無駄なデータ転送を少なくするためには ローカルメモリ上に残しておきたいデータと,掃き出し てもあまり影響が出ないデータの選別が必要となる.そ





図 6: 掃き出しプライオリティ

こで次のような掃き出しプライオリティを計算し,この プライオリティを基に Block を必要な分だけ掃き出すと いう処理を行う。

- 1. 死んでいるデータ(それ以降自プロセッサからも他 プロセッサからも一切アクセスされないデータ)
- 他プロセッサでアクセスされるが,今後自プロセッ サでアクセスされないデータ
- 3. 再び自プロセッサでアクセスされる
- 4. すぐに自プロセッサで使用するデータ

図 6 のように各マクロタスクがスケジューリングされ, MT i のメモリ管理を行う際に,データ A,B,C,D がロー カルメモリ上の Block に配置されているものとして,デー

性能評価 5

本章では OSCAR マルチコア上でのローカルメモリ管 理の性能評価結果について述べる.図3(a) で示したプロ グラムおよび SPEC 95fp ベンチマークの tomcatv を用 いて評価を行った.

評価環境 5.1

本評価はクロックレベルの詳細なシミュレータを用い て行った . 評価プログラムには , 図 3 に示したサンプル コードと SPEC 95fp より tomcatv を用いた. 今回, プロ セッサコアの周波数は組込み用途を想定して 400MHz と し, 各メモリのレイテンシを CSM は 24 クロック, LDM は 1 クロック, ローカル DSM は 1 クロック, リモート DSM は 4 クロック, そして LPM は 1 クロックと設定 した.LDM および DSM のサイズについては後述する チップ内のメモリレイテンシの算出には ITRS 2003²¹⁾ および CACTI²²⁾を,チップ外のレイテンシには Elpida Memory 社のデータシート^{23),24)} をそれぞれ用いた.ま た DTU のバースト幅は 64byte とした

5.2サンプルプログラムにおける評価

本節では,図3(a)で示したプログラムに対する本手法 の性能評価について述べる このプログラムで扱う総配列データサイズは 256kB で

このフロクラムで扱う総配列テータサイスは256kBで ある.従って,ローカルメモリ上の管理対象領域が16kB 以上であれば,最外側ループのみを分割することでデー タワーキングセット全てをローカルメモリ上に配置でき るが,16kBよりも小さな領域しかない場合はネストされ た内側ループも分割を行う必要がある. 本評価では,逐次処理において本手法適用時と従来手法 適用時の比較を行った.LDMサイズを変化させて,本手



図 7: サンプルプログラムにおける性能評価結果

法適用時と従来手法適用時の性能を評価した.なお,DSM

法適用時と従来手法適用時の性能を評価した.400,0004 サイズは1kBとした. 図7に評価結果を示す.横軸が管理対象とするLDM のサイズ,縦軸が管理対象のLDMサイズが256kBの時 の従来手法適用時の性能に対する速度変化率を表す. 管理対象のLDMサイズが16kBまでは本手法,従来 手法ともに同じ性能であるが、管理対象のLDMサイズが 8kB以下になると、従来手法ではデータワーキングセット を管理対象のLDMサイズ以下にすることができず、全て のデータがCSMに配置され、CPUで直接それらのデー タをロード,ストアして実行するため、約52.0%という 大きな性能低下を招く.

タをロート,ストノして美行9 るにの,約 52.0%という 大きな性能低下を招く. これに対して本手法では,管理対象の LDM サイズが 8kB 以下になった場合はネストされたループに対して分 割を行うことによって,データワーキングセット全てを LDM 上に配置することができ,管理対象の LDM サイズ が 1kB の場合においても約 16.7%の性能低下に抑えるこ とができた.



図 8: tomcatv における性能評価結果

tomcatv における評価 5.3

5.3 tomcatv にのりる計1回 本節では、SPEC 95fp ペンチマークの tomcatv に対す る本手法の性能評価を述べる.tomcatv は、Vectorized Mesh 生成プログラムであり、入出力部分と収束計算ルー プから構成されている.本評価では収束計算部における 実行時間のみを評価対象とした.また、本手法ではスタ ティックスケジューリングを行うため、ループ回転数を 手動で定数化したプログラムに対して評価を行った.総 データサイズは約14MBであり、LDM サイズは 4MB、 DSM サイズは 256kB とした. 本評価では、本手法適用時の実行時間と、未適用時の 実行時間の比較を行った.

本評価では、本手法適用時の実行時間と、未適用時の 実行時間の比較を行った。 図8に評価結果を示す、横軸がプロセッサ数、縦軸が 本手法未適用時の逐次処理性能に対する速度向上率を表 す本手法の適用により、8プロセッサにおいて、本手法 未適用時の逐次処理に対して約19.6倍の性能向上が得ら れた.

6 まとめ

本稿では、OSCAR コンパイラを用いた粗粒度タスク 並列処理におけるローカルメモリ管理手法について述べ た、グローバルループ整合分割手法、データ転送命令自 動生成およびローカルメモリ管理手法をOSCAR マルチ グレイン並列化コンパイラ上に実装し、OSCAR マルチ コア上で性能評価を行った結果、256kBのデータを扱う 簡単なサンプルプログラムにおいて、256kBのローカル メモリ上の領域を用いてデータ管理を行った場合と比較 して、1kBのローカルメモリ上の領域を用いてデータ管理 で行った場合、約16.7%の性能低下に抑えることがで 理を行った場合,約16.7%の性能低下に抑えることができた.また,SPEC95fp tomcatvにおいて,本手法未適用時の逐次処理に対し,8プロセッサにおいて約19.6倍の性能向上が得られ,本手法の有効性が示された.

謝辞 7

本研究の一部は NEDO"リアルタイム情報家電用マル チコア技術",の支援により行われた.

参考文献

- Suga, A. and Matsunami, K.: Introducing the FR 500 embedded microprocessor, $IEEE\ MICRO,$ Vol. 20, pp. 21–27 [1] (2000).
- ARM: ARM11 MPCore Processor Technical Reference [2]Manual (2005).
- Pham, D., Asano, S. and et al., M. B.: The Design and Implementation of a First-Generation CELL Processor (2005).
- Sinharoy, B., Kalla, R. N., Tendler, J. M., Eickemeyer, R. J. and Joyner, J. B.: POWER5 system microarchitec-ture, *IBM journal of research and development*, Vol. 49 [4] (2005).
- [5] Kongetira, P., Aingaran, K. and Olukotun, K.: Niagara: a 32-way multithreaded Sparc processor, *IEEE MICRO*, Vol. 25, pp. 21–29 (2005).
- Kasahara, H. and Yoshida, A.: A Data-Localization Com-pilation Scheme Using Partial Staticc Task Assignment for Fortran Coarse Grain Parallel Processing, *Journal of Parallel Computing*, Vol. Special Issue on Languages and Compilers for Parallel Computers (1998).
- [7] Avissar, O., Barua, R. and Stewart, D.: An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems, ACM Transactions on Embedded Computing Systems, Vol. 1, No. 1, pp. 6–26 (2002).
- [8] Panda, P. R., Dutt, N. and Nicolau, A.: Memory issues in embedded systems-on-chip, Kluwer Academic Publishers (1999)
- Verma, M., Wehmeyer, L. and Marwedel, P.: Dynamic Overlay of Scratchpad Memory for Energy Minimization, Proc. of Intl. Symposium on System Synthesis (2004).
- [10] Li, L., Gao, L. and Xue, J.: Memory coloring: a compiler approach for automatic scratchpad memory management, *PACT'05* (2005).
- [11] Kandemir, M., Ramanujam, J., Irwin, M. J., Vijaykrishnan, N., Kadayif, I. and Parikh, A.: A compiler based approach for dynamically managing scratch-pad memories in embedded systems, *IEEE Trans. on CAD*, Vol. 23, No. 2, pp. 243-260 (2004)
- [12] 笠原博徳:最先端の自動並列化コンパイラ技術,情報処理, Vol. 44, No. 4, pp. 384–392.
- [13] 白子,長澤,石坂,小幡,笠原:マルチグレイン並列性向上のための 置訳的インライン展開手法、情報処理学会論文話、Vol.45 No. 5, pp.1345-1356, Vol. 45, No. 5, pp. 1345-1356.
- [14] 本多弘樹, 岩田雅彦, 笠原博徳: Fortran プログラム粗粒度タス ク間の並列性検出手法, 電子情報通信学会論文誌, Vol. J73-D-1, No. 12, pp. 951–960 (1990).
- [15] 吉田, 越塚, 岡本, 笠原: 階層型粗粒度並列処理における同一階層 内ルーブ間データローカライゼーション手法, 情報処理学会論文誌, Vol. 40, No. 5, pp. 2054–2063 (1999).
- [16] 吉田, 八木, 笠原: SMP 上でのデータ依存マクロタスクグラフの
- [17] 八木, 板垣, 中野, 石坂, 小幡, 吉田, 笠原: 共有メモリマルチプロ セッサ上でのデータローカライゼーション対象マクロタスク決定手 法, 情報処理学会研究報告 ARC (2002).
- [18] 吉田, 前田, 尾形, 笠原: Fortran マクロデータフロー処理における データローカライゼーション手法,情報処理学会論文誌, Vol. 35, No. 9, pp. 1848–1860 (1994).
- [19] 石坂、八木、小幡、吉田、笠原: 共有メモリマルチプロセッサシステ ム上での粗粒度タスク並列実現手法の評価,情報処理学会研究報告 ARC (2001).
- [20] 笠原: 並列処理技術, コロナ社 (1991).
- : International Technology Roadmap for Semiconductors [21]2003 Executive Summary (2003).
- [22] Wilton, S. and Jouppi, N.: CACTI: An enhanced cache access and cycle time model, IEEE Journal of Solid-State Circuits, Vol. 31, No. 5, pp. 677-688 (1996).
- [23] ELPIDA MEMORY, INC.: PRELIMINARY DATA SHEET 512bits DDR SDRAM EDD 5104 ABTA, EDD 5108 ABTA (2003).
- [24] ELPIDA MEMORY, INC.: PRELIMINARY DATA SHEET 256bits DDR2 SDRAM EDE 2504 AASE, EDE 2508 AASE, E DE 2516 AASE (2003).