# データローカライゼーションを伴う MPEG2エンコーディングの並列処理 小 高 剛<sup>†</sup> 中 野 啓 史<sup>†</sup> 木 村 啓 二<sup>††</sup> 笠 原 博 徳<sup>†</sup>

PC,PDA,携帯電話などで静止画像,動画像,音声などを扱うマルチメディアアプリケーションを利用する機会が近年ますます増 えている.このためマルチメディアアプリケーションを効率良く処理できる低コスト,低消費電力かつ高性能なプロセッサの必要性 が増してきている.このような要求を満たすアーキテクチャとして複数のプロセッサコアを1チップ上に搭載したチップマルチプロ セッサアーキテクチャが,命令レベル以外の粗粒度タスク並列性,中粒度ループ並列性など複数レベル並列性も自然に引き出すこと ができ,集積度向上に対しスケーラブルな性能向上が得られるプロセッサアーキテクチャとして注目されている.しかしながら,チッ プマルチプロセッサアーキテクチャ上で効率の良い処理を行なうには,アプリケーションの特性を解析し,その並列性とデータロー カリティを考慮しながらプログラムを適切な粒度のタスクに分割し,それらのタスクをバランス良く CPU に配置する並列化技術が 不可欠である.本論文では,データを共有する粗粒度タスクの連続実行によりチップ内ローカルメモリを利用したデータの授受を行 ない実行効率を向上させるデータローカライゼーション手法の MPEG2 エンコーディングへの適用を提案し,OSCAR チップマルチ プロセッサ上で性能評価を行なう.評価の結果,提案手法は 8 プロセッサ利用時で従来のループ並列処理に対して 1.64 倍の性能が得 られ,逐次実行に対しても 6.82 倍の速度向上が得られた.

#### Parallel Processing for MPEG2 Encoding using Data Localization

TAKESHI KODAKA<sup> $\dagger$ </sup>, HIROHUMI NAKANO<sup> $\dagger$ </sup>, KEIJI KIMURA<sup> $\dagger\dagger$ </sup> and HIRONORI KASAHARA <sup> $\dagger$ </sup>

Recently, many people are getting to enjoy multimedia applications with image and audio processing on PCs, mobile phones and PDAs. For this situation, development of low cost, low power consumption and high performance processors for multimedia applications has been expected. To satisfy these demands, chip multiprocessor architectures which allows us to attain scalability using coarse grain level parallelism and loop level parallelism in addition to instruction level parallelism are attracting much attention. However, in order to extract much performance from chip multiprocessor architectures efficiently, highly sophisticated technique is required such as decomposing a program into adequate grain of tasks and assigning them onto processors considering parallelism and data locality of target applications. This paper describes a parallel processing scheme for MPEG2 encoding using data localization which improve execution efficiency assigning coarse grain tasks sharing same data on a same processor consecutively for a chip multiprocessor, and evaluate its performance. As the evaluation result on OSCAR CMP using 8 processors, proposed scheme gives us 1.64 times speedup against loop parallel processing, and 6.82 times speedup against sequential execution time.

# 1 はじめに

モバイル端末上での静止画像,動画像,音声処理 などのマルチメディア処理の要求が高まっている. そのため,各種マルチメディアアプリケーションを モバイル端末上で快適に利用するために低消費電力 で価格性能比の優れたプロセッサの開発が望まれて いる.動画像や音声処理などを扱うメディアアプリ ケーションでは,ユーザーが設定したビットレート など必要な品質を確保でき,かつリアルタイム性や 低消費電力を求められる場面が多い.メディア処理 にかかる時間の短縮はリアルタイム性の確保だけで なく品質を優先させる場合はより高精度で時間のか かる処理の導入を可能にしたり,低消費電力を求め る場合は低速,低電圧での駆動を可能するなどの応 用が期待できる.

以上のような状況からマルチメディア処理を高価 格性能比かつ低消費電力で実現するアプローチの1 つとして,1チップ上にプロセッサコアを複数搭載 したチップマルチプロセッサアーキテクチャが注目

|| 早稲田大学理工学総合研究センター

を集めている.チップマルチプロセッサアーキテク チャは,従来のSIMD,VLIWなどで用いられてい た命令レベル並列性に加え,ループイタレーション 間の中粒度並列性,基本ブロック,ループ,サブルー チン間の粗粒度タスク並列性も利用可能であり,集 積度向上に対してスケーラブルな性能向上を目指す 上で有望な方式と考えられている.ただし,チップ マルチプロセッサ上で効率の良い処理を行なうには, アプリケーションからの並列性抽出やデータ配置の 最適化などに関する高度な並列処理の知識,あるい はそれらの最適化をサポートする強力なコンパイラ が必要となる.

その一方,近年のマイクロプロセッサでは,チッ プ内部の駆動速度は劇的に向上しているが,チップ 外部との駆動速度の差が広がっておりメモリアクセ スなどチップ外部との通信に起因するボトルネック がシステム全体の性能向上の壁になっている.その ため,チップ上のメモリをいかに効率よく有効に使 うかが性能向上の鍵になっている.

筆者等は実効性能が高く価格性能比及びプログラム生産性の高いコンピュータシステムの実現を目指し,複数粒度の並列性を階層的に組み合わせて利用するマルチグレイン並列処理と協調動作するOSCARチップマルチプロセッサアーキテクチャ(OSCARCMP)を提案している<sup>1)</sup>.OSCARCMPはチップ

<sup>†</sup> 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University

Advanced Research Institute for Science and Engineering, Waseda University

内にローカルメモリと2ポート構成の分散共有メ モリを持ちこれらのメモリをソフトウェアが適切に 利用する事によりプログラムの持つ並列性とデータ ローカリティの両方を最大限に活用できるアーキテ クチャである.また,データローカリティ利用につ いてはデータを共有する粗粒度タスクを連続実行し, チップ内ローカルメモリを利用したデータの授受を 行ない実行効率を向上させるデータローカライゼー ション手法を提案している<sup>2),3)</sup>.

動画像処理の規格の1つである MPEG2 は DVD などで広く利用されているが,そのエンコード処理 は計算量が多く高速化が求められている.MPEG2 エンコードの並列性に関しては,そのデータ構造 が階層構造となっているためフレーム単位,マクロ ブロック単位など各データ階層において並列性が抽 出できることが確認されており, DSP やチップマ ルチプロセッサ上で並列処理の研究が行なわれてい る<sup>4),5)</sup>.筆者等もマクロブロックレベルの粗粒度並 列性を用いて OSCAR CMP 上での並列性利用の確 認を行なった<sup>6)</sup>.本論文では, OSCAR CMP 上で のさらなる性能向上を得るため,データローカライ ゼーション手法の MPEG2 エンコーディングへの 適用を提案し, OSCAR CMP 上で評価する.また, ループ並列処理との比較を行ない提案手法の有効性 を示す.

以下,2節で本論文で対象とする並列処理の粗粒度 タスク並列処理(マクロデータフロー処理)とデー タローカライゼーション,3節でOSCARチップマ ルチプロセッサアーキテクチャ,4節でMPEG2エ ンコーディングのデータローカライゼーション手法 の適用の提案,5節でOSCARチップマルチプロセッ サ上における提案手法の評価結果について述べる.

# 2 粗粒度タスク並列処理とデータ ローカライゼーション

本節では,本論文で対象とする並列処理粒度の 粗粒度タスク並列処理およびデータローカライゼー ションを伴う粗粒度タスクスタティック・スケジュー リングについて述べる.

#### **2.1** 粗粒度タスク並列処理<sup>7)</sup>

粗粒度タスク並列処理(マクロデータフロー処理) では、ソースとなるプログラムを疑似代入文ブロッ ク(BPA),繰り返しブロック(RB),サブルーチン ブロック(SB)の三種類の粗粒度タスク(マクロタ スク(MT))に分割する.ここで、BPA は基本的に は通常の基本ブロックであるが、並列性抽出のため に単一の基本ブロックを複数に分割したり、逆に複 数の基本ブロックを融合して一つの BPA を生成す る.MT 生成後、コンパイラは BPA, RB, SB 等の MT 間のコントロールフローとデータ依存を解析し それらを表したマクロフローグラフ (MFG) を生成 する.さらに MFG から MT 間の並列性を最早実行 可能条件解析により引きだし,その結果をマクロタ スクグラフ (MTG) として表現する.その後,コン パイラは MTG 上の MT をプロセッサあるいは複数 のプロセッサエレメント (PE) をグループ化したプ ロセッサグループ (PG) に割り当てる.なお,この グループ化はプログラム中の各部分の並列性に応じ ソフトウェア的に行なわれる仮想的なものでハード ウェア的なグループ化とは異なる.

### 2.2 データローカライゼーション<sup>2),3)</sup>

データローカライゼーションでは,データを共有 する各ループ(MT)のデータ使用範囲が一致するよ うにループ整合分割<sup>2)</sup>を行ない,ループ間のデータ 授受がターゲットアーキテクチャのキャッシュもし くはローカルメモリを介して行なえるようにする. その後,マクロタスクグラフにスタティックスケ ジューリングを適用する場合は,粗粒度タスクのデー タの生死解析情報を用いて粗粒度タスク間のデータ 共有量を計算して,データを共有するタスクが同一 プロセッサ上でなるべく連続して実行するように各 タスクをプロセッサ上にスケジューリングする<sup>3)</sup>. このようにすることでデータを共有する複数の粗粒 度タスク間でキャッシュもしくはローカルメモリを 介した効率の良いデータの受渡しが可能となる.

# 3 OSCAR チップマルチプロセッ サアーキテクチャ<sup>1)</sup>

本節では,本論文で対象とするチップマルチプロ セッサアーキテクチャである OSCAR チップマルチ プロセッサアーキテクチャ(OSCAR CMP)および そのプロセッサコアアーキテクチャについて述べる.

OSCAR CMP のネットワークおよびメモリアー キテクチャは,図1に示すようにCPU,データ転送 をCPUの処理とオーバーラップして行なえるデー タ転送ユニット (DTU), 各々の CPU で実行する プログラムを格納するローカルプログラムメモリ (LPM), PE 固有のデータを保持するローカルデー タメモリ (LDM), 自 PE と他 PE の双方から同時 にアクセス可能なマルチポートメモリの分散共有メ モリ (DSM) を持つプロセッサエレメント (PE) を 相互接続網(バス結合,クロスバ結合など)で接続 し, 各 PE で共有するデータなどを格納する集中共 有メモリ (CSM) を1チップ上に搭載したアーキテ クチャである.今回の評価では,DTU については オーバーラップデータ転送スケジューリングアルゴ リズムが開発中のため利用してない.また,本評価 では PE 間相互結合網として 3 本バスを利用する. 本論文では各メモリサイズ,アクセスレイテンシ は,LDMの容量は256Kバイトとしアクセスレイ



図 1: OSCAR CMP アーキテクチャ

テンシは1クロック,同様にDSMの容量は16Kバ イトで自 PE 内のローカルアクセスには1 クロック, 他 PE へのリモートアクセスには 4 クロックかかる とし, CSM は本論文で使用する MPEG2 エンコー ディングで利用するメモリ容量が十分確保されてい るものとしてアクセスレイテンシは 20 クロックと した.OSCAR CMP では, これら4種類のメモリ に対し最適なデータ配置を行なうことにより効率の 良い並列処理を行なうことができる.各 PE が持つ CPUは, SPARC V9 規格に準拠したプロセッサで ある Sun Microsystems 社の UltraSPARC-II のパ イプライン構成をベースとし,バリア同期機構等用 の特殊レジスタや特殊レジスタを操作するための命 |令を付加したプロセッサである . 今回の評価で用い る OSCAR CMP のプロセッサコアは, 整数演算ユ ニット (IEU) を1本, ロードストアユニット (LSU) を1本,浮動小数点ユニット (FPU) を1本持つシ ングルイシューのシンプルな構成とした.

# 4 MPEG2エンコーディングの並 列処理

本節では,本論文で対象とする MPEG2 エンコー ディングアルゴリズムについて述べた後, MPEG2 エンコーディングの並列性抽出および提案するデー タローカライゼーション手法の適用について述べる.

# 4.1 MPEG2エンコーディングアルゴリ ズム

本論文では MPEG2 エンコーディングアルゴリズ ムの参照実装として MediaBench<sup>8)</sup> に収録されてい る "mpeg2encode"を用いる.なお,本論文で用い るエンコーディングオプションは MediaBench で用 いられているエンコーディングオプションと同様と する.

MPEG2 エンコードのデータ構造は図2 に示すように階層的である. MPEG ビデオの全シーケンス



図 2: MPEG2 データ構造



図 3: MPEG2 エンコード ブロック図

は,複数の GOP (Group of Picture)で構成され, さらに各 GOP は複数のピクチャ(フレーム)で構 成されている.それぞれのピクチャは,いくつかの マクロブロックから構成されるスライスからなり, さらにマクロブロックは6つのブロック(4つのル ミナンスブロックと2つのクロミナンスブロック) から構成される.また,1ブロックは8×8ピクセ ルで構成される.

MPEG2 エンコードのブロック図を図 3 に示す. MPEG2 エンコードは,7 つのステージからなり, エンコード対象フレーム画像が参照画像(エンコー ド対象画像より過去の画像または未来の画像)から どれだけ移動しているかを表す動きベクトルの探索 を行ない符合化の際に前向き予測,後向き予測,双 方向予測のどれを利用するかという符合化モードを 決定する動き推定(motion estimation),動き推定 で求めた動きベクトル,符合化モードに基づいて符 合化対象ピクチャを生成する動き予測(predict), 符合化対象ピクチャに対してマクロブロックレベ ルでフレーム構造 DCT を適用するかフィールド構 造 DCT を適用するかを決定する DCT 変換構造選 択 ( dct type estimation ) , 符合化対象ピクチャに DCT 変換構造選択で決定した DCT 変換構造に基 づき離散コサイン変換(DCT)を適用するデータ変 換(transform), DCT を適用したピクチャをビッ トストリームとして出力しビットレート制御,量 子化係数の決定,量子化,各種ヘッダ送出などを行 なうビットストリーム出力(putpict),量子化適 用後のピクチャを逆量子化を行なって復元する逆量 子化(iquantize), 逆量子化後のピクチャに対し逆 DCT を適用しピクチャを復号化する逆データ変換 (itransform)からなる.MPEG2 ではこれらエン コード各ステージをピクチャ全体を構成するマクロ ブロックに対して適用する事によりエンコードが行 なわれる.

# 4.2 MPEG2 エンコーディングの並列性 の抽出およびデータローカライゼー ション手法の適用

MPEG2 エンコードの並列性抽出に際し各ステー ジにおける利用データの流れおよびデータ使用範囲 に注目する.まず,動き推定,動き予測,DCT 変換 構造選択,データ変換,逆量子化,及び逆データ変 換では処理対象がマクロブロックであり,扱うデー タ範囲がマクロブロックもしくは処理対象のマクロ ブロックから求められた演算結果に限られているた め,各マクロブロックレベル処理の間ではデータ依 存が発生しない、そのため、これらのステージでは ループ並列処理が適用可能である.一方,ビットスト リーム出力ステージでは,ビットレート制御を行な うため直前のマクロブロックで生成されたマクロブ ロック量子化情報を用いて処理対象とするマクロブ ロックの量子化情報を生成している.また,MPEG2 エンコード出力データであるビットストリームは画 像左上のマクロブロックから右へと順番に出力され る必要があるため,処理対象とするマクロブロック のビットストリーム出力は直前のマクロブロックの ビットストリーム出力処理が終るまで開始できない. このためビットストリーム出力ステージではループ イタレーション間でデータ依存が存在するため並列 処理の適用が難しい.

MPEG2 エンコーディングの場合,あるステージ で利用または演算したデータが後のステージで利 用される場合が多い.例えば,動き推定での参照画 像が DCT 変換構造選択で利用されたり, データ変 換で演算したエンコード 画像を逆量子化, 逆デー タ変換で利用する.そのためデータを共有してい るステージ間のデータ授受を高速なチップ内 LDM を用いて行なえれば実行時間の短縮が可能である. ここで,本論文のターゲットアーキテクチャであ る OSCAR CMP の LDM 容量を考慮に入れると, QCIF,QVGAなど一般的に用いられる大きさの画 像の1フレームをエンコードするのに必要なデー タすべてを LDM 内に格納するには容量が不十分で ある.そのため,単純に各ステージ毎にループ並列 処理を適用したエンコーディングを行なうと始めの イタレーションで処理を行なったマクロブロックの 演算結果はループの最後にはメモリ容量不足のため LDM 上には置いておけない.よって,単純なルー プ並列処理では MPEG2 エンコーディングの各ス テージ間で LDM を用いたデータの授受が行なえず , 各ステージ毎に LDM-CSM 間のデータ転送が発生 してしまう.そこで, MPEG2 エンコーディングの 各ステージを LDM にデータが格納できるように分 割し,利用データ範囲が同じステージを連続的に実 行するようにすれば,LDM を介した各ステージ間 のデータ授受が可能となる.ループ並列処理可能な 動き推定,動き予測, DCT 変換構造選択, データ 変換,逆量子化,及び逆データ変換の各ステージで は,処理単位がマクロブロックレベルとなるように

ループ分割し,それぞれを粗粒度タスクとして定義 する.ビットストリーム出力ステージでは各ループ イタレーション間でデータ依存が発生しているが, 他のステージと同様にループによりマクロブロック 単位の処理を行なっているため,処理単位がマクロ ブロックレベルとなるようにループ分割を行なう. このようにループ分割を行なうと図4のような粗粒 度タスク間の並列性を表したマクロタスクグラフが 得られる.なお,図4では説明のために各ステージ を4分割している.図中各ノードが粗粒度タスクを 示し,各エッジはデータ依存を示している.図4よ リマクロブロックレベルでのループ分割によりビッ トストリーム出力ステージ以外では各タスクはマク ロブロックをまたいでのデータ共有はしておらず, ビットストリーム出力ステージでのみマクロブロッ ク間でのデータ依存が存在している事が分かる.こ こで,ビットストリーム出力ステージのデータ依存 エッジのデータ共有量に注目する.図中 MT5\_1か ら MT6\_1 へのエッジは処理対象としているマクロ ブロックのビットストリーム出力ステージから逆量 子化ステージへのデータ依存を表している,一方, 図中 MT5\_1 から MT5\_2 へのエッジは処理対象の前 後のマクロブロックのビットストリーム出力ステー ジとの間のデータ依存を表している.前者ではエン コードを行なったマクロブロックのエンコードデー タ、後者ではビットレート制御で用いるマクロブロッ ク量子化情報とビットストリーム出力開始位置情報 のデータがそれぞれ受渡しされている.そのため, データ共有量を考慮しデータ共有量の多い前者の データ授受をチップ内 LDM を用いて行なえばデー タローカリティを利用できメモリアクセス時間の短 縮が見込まれ処理時間の短縮が行なえる.以上をふ まえ、各タスクのプロセッサへのスケジューリング は処理対象とするマクロブロックのエンコードが連 続して同じプロセッサへ割り当てられるように行な う.このようにすることで各タスク間での共有する データが LDM を介して行なうことが可能となり実 行時間の短縮が可能となる.

## 5 性能評価

ここでは,MPEG2 エンコーディングに対して4 節で提案した手法を適用し OSCAR CMP 上で評 価した結果について述べる.また,従来のループ並 列処理の場合との比較も行ない提案手法の有効性 を確認する.性能評価には OSCAR CMP をクロッ クレベルでシミュレートするシミュレータを用い た.評価に用いるプログラムは,MediaBench に収 録されている MPEG2 エンコーディングプログラム "mpeg2encode"を参照実装したプログラムを用い, MPEG2 エンコーディング処理の中心部分である動 き推定,動き予測,DCT 変換構造選択,データ変 換,逆量子化,逆データ変換という一連のエンコー ド処理を評価対象とする.並列性の抽出はシーケン シャルソースプログラムを作成し,粗粒度タスク並



図 4: マクロタスクグラフ

列性抽出およびループ並列性抽出を OSCAR マルチ グレイン自動並列化コンパイラを用いて行ない,手 動で 4.2 節で述べたマクロタスクのスタティックタス クスケジューリングを適用し OSCAR CMP 用バイ ナリコードを生成した.ただし,データ転送ユニッ トによるデータ転送オーバーヘッド隠蔽技術は現時 点でマルチメディアアプリケーションへの適用がで きていないため本評価では利用しない.なお,逐次 実行およびループ並列処理適用時の LDM の利用は 各イタレーションの実行開始時にそのイタレーショ ンで利用されるデータを CSM から LDM にロード し,イタレーション実行中はLDM を利用して演算 を行ない、イタレーション終了時に他のステージで 利用される共有データを LDM から CSM ヘストア している.入力画像は,MediaBenchで用いられる 入力画像(compotar.gz 中の rec\*.[YUV])をシミュ レーション時間短縮のために QCIF(176×144 ピク セル)に縮小した画像を用い,4フレームのエンコー ディングを行なう.なお,エンコーディング時のピ **クチャタイプの**順番は I, P, B, B の順 で行なわれる.

OSCAR CMP 上での 4 フレーム MPEG2 エン コードを実行した評価結果を図5に示す.横軸は使用 プロセッサ数を示し,1プロセッサ利用時の"1PE", 2 プロセッサ利用時の"2PEs",4 プロセッサ利用 時の"4PEs",8 プロセッサ利用時の"8PEs"であ る.棒グラフは逐次実行時間に対する速度向上率を 示し,1PE 右側がベースとなる MediaBench から参



図 5: MPEG2 エンコーディング評価結果

照実装したプログラムの逐次実行時間"sequential" をであり、2PEs、4PEs及び8PEsの右側がループ 並列処理適用時、1PE、2PEs、4PEs及び8PEsの 左側が提案手法適用時の速度向上率である。

評価結果よりループ並列処理適用時は,逐次実行 時に対して2プロセッサ利用時1.77倍,4プロセッ サ利用時2.82倍,8プロセッサ利用時4.17倍の速度 向上率であった.これに対して,提案手法適用時は 逐次実行時に対して1プロセッサ利用時1.07倍,2 プロセッサ利用時2.12倍,4プロセッサ利用時4.06 倍,8プロセッサ利用時6.82倍の速度向上率が得ら れた.

提案手法適用時では,1プロセッサ利用時で逐次 実行時に対し 7%の速度向上がが得られた.これは. データを共有するタスクの連続実行により LDMを 介して各ステージ間でデータの受け渡しが行われ、 メモリアクセスの効率化が行なわれたためである。 また、使用プロセッサ数を増やした場合でループ並 列処理適用時と提案手法適用時を比較するとルー プ並列処理適用時は提案手法適用時に比べ速度向 上の伸びが緩やかになっている.これは,提案手法 適用による LDM を利用したステージ間のデータ受 け渡しによるメモリアクセスの効率化に加え,提案 手法ではプロセッサの負荷バランスの向上が得られ 提案手法がより良い速度向上を得られたためであ る.ループ並列処理適用時はビットストリーム出力 ステージはシーケンシャルループなため並列処理で きないので使用プロセッサ数が増えるにつれてビッ トストリーム出力ステージの実行時間割合が大きく なってしまう.これに対して,提案手法ではすべて のステージをマクロブロックレベルに分割したため 以下に説明するように負荷バランスが向上した.こ の理由を提案手法適用時の実行イメージを表す図6 を用いて説明する.図は各PG におけるマクロタス クの割り当てを示しており、縦が時間軸,各MTが マクロタスク,網かけがプロセッサアイドル,矢印 がプロセッサ間データ転送を示している.ビットス トリーム出力ステージを含めマクロブロックレベル にループ分割を行なったためプロセッサ間の同期を とる必要がある場所はビットストリーム出力ステー ジのデータ依存が発生している部分,すなわち直前 のマクロブロックのビットストリーム出力が終了し

フレーム内(イントラ)符合化(静止画モード)

前向き(順方向)動き予測符合化

前向きおよび後向き(双方向)動き予測符合化



図 6: 提案手法適用時の実行イメージ

必要なデータが転送されてくるのを待つ部分である. この場合,同期にかかる待ち時間は最大で(1マク ロブロックのビットストリーム出力ステージの実行 時間)×(使用プロセッサ数 – 1)であり実行開始 時はこのアイドル時間が発生する.しかし,その後 はビットストリーム出力ステージ以外ではマクロブ ロック間でのデータ依存は存在しないため,あるプ ロセッサが実行しているn番目のマクロブロックの ビットストリーム出力ステージからのデータ転送を 待っている間に,他の PE では n+i 番目のマクロ ブロックの動き推定からデータ変換ステージが実行 可能である.そのため図のように負荷バランスが向 上しプロセッサの利用効率が向上した.しかし,利 用プロセッサ数が増えるに従い若干速度向上率が低 下してきている.これは,MPEG2エンコード処理 中でベースとなるピクチャを生成するIピクチャエ ンコードでは JPEG のように自身のフレームデー タのみからエンコードを行なうため,動き推定は演 算しないことに起因している.動き推定処理を行な わないためビットストリーム出力ステージより前の 動き推定からデータ変換ステージまでの実行時間は 短く(動き推定からデータ変換ステージの実行時間 )<((1マクロブロックのビットストリーム出力ス テージでの実行時間)×(使用プロセッサ数-1))と なり前のマクロブロックのビットストリーム出力処 理が終了しデータが転送されてくるまでのプロセッ サアイドル時間が発生しプロセッサ利用効率が低下 したのである.しかし,全体のエンコード時間で見 ると MPEG2 エンコードの実行時間の大半は動き推 定であるため動き推定演算を行なう前向き動き予測 符合化の P ピクチャエンコード,前向きおよび後向 き動き予測符合化のBピクチャエンコードにおける 速度向上によりスケーラブルな結果を得ることがで きた.

## 6 まとめ

本論文では、データを共有する粗粒度タスクを連続実行することにより CPU 近接のローカルメモリ

を利用したデータ授受を行ない実行効率を向上させるローカライゼーション手法の MPEG2 エンコー ディングへの適用について提案し OS CAR チップマ ルチプロセッサ上で性能評価を行なった.その結果, 提案手法は従来のループ並列処理を適用した場合と 比較した場合,本手法はループ並列処理に対し2プ ロセッサ利用時1.20倍,4プロセッサ利用時1.44 倍,8プロセッサ利用時1.64倍の速度向上が得ら れ,逐次実行時間に対しても1プロセッサ利用時 1.07倍,2プロセッサ利用時2.12倍,4プロセッサ 利用時4.06倍,8プロセッサ利用時6.82倍の速度 向上が得られ本提案手法の有効性が確認できた.

今後の課題として, MPEG2 エンコードへのマク ロブロック処理間の粗粒度並列性とマクロブロック 処理内での近細粒度並列性を利用したマルチグレイ ン並列性の適用,及びキャッシュ共有型など他のチッ プマルチプロセッサアーキテクチャとの比較が挙げ られる.

#### 謝辞

本研究の一部は,STARC「自動並列化コンパイラ協調型シ ングルチップマルチプロセッサの研究」,早稲田大学理工総研プ ロジェクト研究「自動並列化コンパイラ協調型チップマルチプ ロセッサ」,文部科学省科学研究費補助金若手研究(B)(課題 番号15700074)及び特別研究員奨励費(課題番号1501202)に より行われた.本論文作成にあたり有益なコメントをいただい た宮本俊介氏(STARC),高橋宏政氏(富士通研),高山秀一 氏(松下),安川英樹氏(東芝),倉田隆弘氏(ソニー)に感謝 致します.

## 参考文献

- [1] 木村啓二,加藤孝幸,笠原博徳:近細粒度並列処理用シング ルチップマルチプロセッサにおけるプロセッサコアの評価, 情報処理学会論文誌, Vol. 42, No. 4 (2001).
- [2] 吉田明正, 越塚健一, 岡本雅巳, 笠原博徳: 階層型粗粒度並列 処理における同一階層内ループ間データローカライゼーショ ン手法, 情報処理学会論文誌, Vol. 40, No. 5 (1999).
- [3] 中野啓文,小高剛,木村啓二,笠原博徳: OSCAR CMP 上 でのスタティックスケジューリングを用いたデータローカラ イゼーション手法, ARC2003-154-14 (2003).
- [4] Iwata, E. and Olukotun, K.: Exploiting coarse-grain parallelism in the MPEG-2 Algorithm (1998).
- [5] 道中秀治、ほか: A single-Chip MPEG-2 Codec Based on Customizable Media Microprocessor, ICD2002-20 (2002).
- [6] 小高剛, 中野啓文, 木村啓二, 笠原博徳: OSCAR チップマ ルチプロセッサ上での MPEG2 エンコーディングの並列処 理, ARC2003-154-10 (2003).
- [7] H. Kasahara, M. Obata and K. Ishizaka: Automatic Coarse Grain Task Parallel Processing on SMP using OpenMP, Proc. 12th Workshop on Languages and Compilers for Parallel Computing (2000).
- [8] C. Lee, M. Potkonjak and W. H. Mangione-Smith: MediaBench: A Tool for Evaluating and Synthesizing Multimedia and Communications Systems, 30th International Symposium on Microarchitecture (MICRO-30) (1997).