情報家電用マルチコア上における マルチメディア処理のコンパイラによる並列化 宮本孝道[†] 浅香沙織[†] 見神広紀[†]

	間	瀬	正	啓↑	木	村	啓	<u> </u>	笠	原	博	徳	t	
半導体集	€積度Г	句上に	伴う消	肖費電力の	増大,	プロ1	セッサ	動作クロ	ック周	波数向	ョ上の銅	鈍化,	, л -	ドウェ
・ソフト を集積す	・ウェフ 「るマノ	Ρ開発 レチコ	期間0 アプロ)増大とい]セッサが	った問 注目を]題に対 集め「	付処す ている	べく,一 .また,	つのチ 携帯電	ップ上 話,テ	こに複数 デジタノ	数のフ ル T \	/ ロセ⊻ / , ゲ-	ッサコ −ム機

ア・ソフトウェア開発期間の増大といった問題に対処すべく,一つのチップ上に複数のプロセッサコ アを集積するマルチコアプロセッサが注目を集めている.また,携帯電話,デジタル TV,ゲーム機 等の情報家電機器ではコーデック,グラフィックス等のマルチメディア処理の高速化が非常に重要と なっている.本論文では MPEG2 エンコード・デコード, MP3 エンコード, JPEG 2000 エンコー ドのマルチメディア処理を OSCAR 並列化コンパイラにより,新規開発した API を用いて並列化 し,VLIW コアを4基集積の富士通 FR1000 マルチコア及びルネサステクノロジ,日立製作所,早 稲田大学共同開発 SH-4A コアを4基集積の RP1 マルチコア上での並列性能評価を行った.FR1000 マルチコアでは4プロセッサ時に1プロセッサ時に比べ上記4アプリケーションの平均で3.27倍, RP1 マルチコアでは4プロセッサ時に1プロセッサ時に比べ上記4アプリケーションの平均で3.31 倍という並列処理性能が得られた.

Parallelization of Multimedia Applications by Compiler on Multicores for Consumer Electronics

TAKAMICHI MIYAMOTO ,[†] SAORI ASAKA ,[†] HIROKI MIKAMI ,[†] MASAYOSHI MASE ,[†] KEIJI KIMURA [†] and HIRONORI KASAHARA [†]

Multicore processors have attracted much attention because there are much opportunity to overcome the increase of power consumption, the difficulity of improvement of processor clock speed , and the increase of hardware/software developing period. Also , speeding up multi-media applications is required with the progress of consumer electronics like mobile phones , digital TV and games. This paper evaluates parallel processing performances of multimedia applications such as MPEG2 encode and decode, MP3 encode and JPEG 2000 encode using newly developed multicore API by OSCAR parallelizing compiler on the FR1000 4 VLIW cores multicore processor developed by Fujitsu Ltd, and the RP1 4 SH-4A cores multicore processor jointly-developed by Renesas Technology Corp., Hitachi Ltd. and Waseda University. As the results, the OSCAR comiler gave us 3.27 speedup in average using 4 cores on FR1000 multicore, 3.31 speedup in average using 4 cores on RP1 multicore.

1. はじめに

従来,マイクロプロセッサにおける性能向上の牽引 力になっていた命令レベル並列性の利用と周波数の向 上は,半導体集積度の向上につれて並列性抽出の限界, 消費電力の増大等が顕在化し,今後の性能向上への寄 与が難しくなっている.これらの問題に対処するため マルチコアプロセッサが注目を集めている.マルチコ アプロセッサでは複数のプロセッサコアを一つのチッ プ上に集積することにより,プロセッサコア間で命令 レベル並列性よりも並列性の大きいループレベル,タ スクレベルの並列処理の実現が可能となる.また,各 プロセッサコアをコンパイラやOSと協調し低周波数・ 低電圧で動作させ,適切な並列処理をすることで,高 性能・低消費電力が実現可能なアーキテクチャとして も期待されている.特にデスクトップ及びサーバ向け のインテル Quad コア Xeon や Core 2 Quad, AMD の Quad コア Phenom,ワークステーション,ハイエ ンドサーバ用の IBM Power6,Sun SPARC T2等が 発表されている.また,情報家電向けの組み込み分野 においても,SCE/IBM/東芝の Cell¹⁾,NEC エレク トロニクス/ARM の MPCore, MP211²⁾,富士通の FR1000³⁾,パナソニックの UniPhier⁴⁾,ルネサステ

[†] 早稲田大学

Waseda University

クノロジの SH-X3⁵⁾ が発表され,ゲーム機や携帯電話,カーナビ等に利用され始めている.

情報家電機器上では動画像や音声等のマルチメディ ア処理が広く行われ,アルゴリズムの複雑化,扱う データ量の増大に伴い高い処理性能が要求されてきて いる.従来,このような要求に応えるためにはDSP, マルチメディアプロセッサの利用や Intel SSE 等のマ ルチメディア拡張命令セットの追加による SIMD 最 適化が行われてきた.しかし,今後より複雑な処理に 短期間で柔軟に対処するためには組み込み用マルチコ アプロセッサ及びこれらの性能を引き出す自動並列化 コンパイラ技術が重要になる.

NEDO"リアルタイム情報家電用マルチコア技術の 研究開発"プロジェクトで開発するコンパイル技術を 各社マルチコア上で利用できるように本プロジェクト における早稲田大学委託事業内マルチコアアーキテク チャ・API 検討委員会(委員会に参加(株)日立製 作所(株)ルネサステクノロジ(株)富士通研究所, (株)東芝(株)松下電器産業(株)日本電気)で情 報家電用マルチコア並列化 API を開発した.このよ うな API 開発は, The Multicore ASSOCIATION⁶⁾ でも行われており,これは主に分散メモリ環境を想定 した通信・デバッグ用の API となっている. これに対 し今回開発された API はローカルメモリ, 分散共有 メモリ,オンチップ集中共有メモリ等の複数種類のメ モリを持つマルチコアアーキテクチャを対象とし,リ アルタイム性,低消費電力制御も可能とする新しいタ イプの API となっている.この API を用いることに よって,各社のプロセッサコアが異なるマルチコア上 でのコンパイラを用いた並列処理が実現可能となる.

本論文ではマルチメディアアプリケーションを対象 として OSCAR 並列化コンパイラにより上記の API 入りの並列化コードを生成した.これらの並列化され たプログラムを富士通 FR1000 マルチコアとルネサス テクノロジ,日立製作所,早稲田大学共同開発 RP1 マルチコアという二種類の異なるマルチコアにおいて 並列性能評価を行う.

以下本論文では,第2章で対象とするマルチコア アーキテクチャについて,第3章で情報家電用マルチ コア並列化 API と本 API を用いた各社マルチコア上 での評価手順について,第4章で OSCAR 並列化コ ンパイラで扱う粗粒度タスク並列処理手法について, 第5章でマルチメディアアプリケーションの富士通 FR1000 マルチコア,ルネサス日立早大 RP1 マルチ コア上での性能評価結果について,第6章では本論文 のまとめを述べる.





2. 対象マルチコアアーキテクチャ

NEDO"リアルタイム情報家電用マルチコア技術の研 究開発"プロジェクトのマルチコアアーキテクチャ・API 検討委員会において,既存マルチコアであるFR1000, MP211, CELL, UniPhier のメモリアーキテクチャ を検討し, API を定める対象としてこれらの既存メ モリアーキテクチャを包含するアーキテクチャである OSCAR マルチコアアーキテクチャが採択された.本 章ではこの OSCAR マルチコアアーキテクチャと共 に,本論文での並列性能評価に用いた富士通FR1000 マルチコア,及び OSCAR マルチコアアーキテクチャ に準拠して上記プロジェクトで試作されたルネサステ クノロジ,日立製作所,早稲田大学共同開発 RP1 マ ルチコアについて述べる.

2.1 OSCAR マルチコアアーキテクチャ

OSCAR マルチコアアーキテクチャは OSCAR 並列 化コンパイラとの協調動作により,高実効性能・低消 費電力化の実現を目指したアーキテクチャである^{7),8)}.

図1に示すように OSCAR マルチコアアーキテク チャは1つのチップ上に複数のプロセッサエレメント (PE)を持ち,各PEはプロセッサプライベートなデー タを保持するローカルデータメモリ(LDM),共有 データや同期変数を保持する分散共有メモリ(DSM), プログラムコードを保持するローカルプログラムメモ リ(LPM),及び CPU と非同期にデータ転送が可 能なデータ転送ユニット(DTU)を持つ.チップ上 の全ての PE はバスやクロスバ等の Interconnection Network によってオンチップあるいはオフチップ集中 共有メモリ(CSM)に接続されるメモリ構成となって いる.

1959



図 2 FR1000 マルチコアプロック図概要 Fig. 2 Block Diagram of FR1000

2.2 富士通 FR1000 マルチコア

FR1000 マルチコアは図 2 に示すように,8way VLIW の FR550 プロセッサコアを 4 基集積のホモ ジニアスマルチコアであり,各コアは 32KB のインコ ヒーレントなデータキャッシュ,32KB の命令キャッ シュ及び OSCAR マルチコアアーキテクチャの DSM にあたる 128KB の WorkRAM を持ち,チップ上に は 2 チャンネルのメインメモリコントローラ,DTU として DMAC が存在する.また,off-chip CSM は 最大 2 バンク構成で利用でき,今回用いた環境では 1GB × 2 バンクの構成を取っている.

2.3 ルネサステクノロジ 日立製作所 早稲田大学 共同開発 RP1 マルチコア

RP1 マルチコアは図3 に示すように,SH-4A(SH-X3)コアを4基集積のホモジニアスマルチコアであ リ,各コアは32KBのデータキャッシュ,32KBの命 令キャッシュ及びOSCAR マルチコアアーキテクチャ のLDMにあたる16KBのOLRAM,LPMにあたる 8KBのILRAM,DSMにあたる128KBのURAM をそれぞれ持ち,チップにはon-chipCSMにあたる 128KBのCSMが存在する.従来の共有メモリモデル によるプログラミングが容易なSMPモード,リアル タイム制約が保証しやすいAMPモード,及びそのハ イブリッドモードでの利用が可能である.SMPモー ドではスヌープコントローラが専用のスヌープバスを 介して各コアのデータキャッシュの一貫性を保証する.

情報家電用マルチコア並列化 API を用い たマルチコア上での性能評価手順

本章では, FR1000 マルチコアと RP1 マルチコア のような異なるマルチコア上で, プロジェクトで開発 された並列化コンパイラ技術による並列化を可能とす るために開発された情報家電用マルチコア並列化 API とそれを用いたマルチコアの性能評価手順について述 べる.



図 3 RP1 マルチコアブロック図概要 Fig. 3 Block Diagram of RP1

情報家電用マルチコア並列化 API は OpenMP API⁹⁾ 互換形式の API(CとFORTRAN に対応)で あり, SMP 上では OpenMP コンパイラでそのまま コンパイルし動作することが可能である.本 APIは, 並列処理,メモリオペレーション順序保証に加え,リ アルタイム処理に利用するローカルメモリ,分散共有 メモリ,オンチップ集中共有メモリ等のメモリ配置を 指定することができる.さらに本 API では,データ 転送ユニット,消費電力制御にも対応している.

情報家電用マルチコア並列化 API を用いた各社マ ルチコアの性能評価手順を図4に示す.図4に示すよ うに,入力として逐次のCあるいはFORTRANプロ グラムを用い,OSCAR並列化コンパイラにより各種 マルチコア固有のメモリアーキテクチャやメモリパラ メータを考慮したデータ分割,マルチプロセッサスケ ジューリング,適切なメモリ上へのデータ配置等が施 され,APIが挿入されたCあるいはFORTRANの 並列化プログラムが出力される.出力された本 API 付き並列化プログラムは各社の逐次コンパイラの前に API 解釈系をつけるだけの簡単な作業により,各社マ ルチコアの実行バイナリ生成と,各社マルチコアの 性能評価が可能となる.

OSCAR 並列化コンパイラによる粗粒度 タスク並列処理

本章では OSCAR 並列化コンパイラによる粗粒度タ スク並列性の抽出,データローカライゼーション手法, 粗粒度タスクスケジューリング手法について述べる.

4.1 粗粒度タスク並列性抽出

粗粒度タスク並列処理では,まずソースプログラム を基本ブロックあるいは基本ブロックを融合・分割し た形である疑似代入文ブロック(BPA),ループの一



図 4 情報家電用マルチコア並列化 API を用いた各社マルチコア 評価手順

Fig. 4 Evaluation Flow on Multicores using Developed API

般形である繰り返しブロック(RB),サブルーチンブ ロック(SB)の3種類のマクロタスク(MT)に分割 する.ループ並列処理不可能な実行時間の大きいRB や,インライン展開を効果的に適用できないSBに対 しては,その内部を階層的に粗粒度タスクに分割して 並列処理を行う.

MT の生成後, MT 間のコントロールフローとデー タ依存を解析し,図5(a)に示すようなマクロフロー グラフ(MFG)を生成する.図5(a)の各ノードは MT を表し,実線エッジはデータ依存を,点線エッジ はコントロールフローを表す.また,ノード内の小円 は条件分岐を表す.

MFG 生成後,コンパイラは並列性を抽出するため にコントロールフローとデータ依存の両方を考慮した 最早実行可能条件解析を MFG に対して行う.MT の 最早実行可能条件とは,コントロール依存とデータ依 存を考慮したその MT が最も早い時点で実行可能に なる条件である.MT の最早実行可能条件は図5(b) に示すようなマクロタスクグラフ(MTG)で表され る.MFG,MTG 共にエッジの矢印は省略されている が,下向きが想定されている.MTG では横に並んで いる MT 間の並列性が表現されている.

4.2 データローカライゼーション手法

データローカライゼーション手法とは,アクセス速 度の異なる複数のメモリ機構を持つアーキテクチャに おいて,プロセッサ近傍の高速なメモリを有効に利用 して,処理速度の向上を図るものである.データロー カライゼーション手法は従来の第一ループネスト内の プロッキングを用いたキャッシュ最適化と比較して複数



図 5 マクロフローグラフとマクロタスクグラフ Fig. 5 Macro flow graph and Macro-task graph

のループネスト集合に対するキャッシュあるいはロー カルメモリ最適化技術である.データ依存を持つ複数 のループをそれらの使用データサイズがキャッシュあ るいはローカルメモリサイズにおさまるように,複数 ループを整合して分割をする¹⁰⁾.分割後のデータロー カライザブルグループ(DLG)を同一プロセッサで連 続実行することでキャッシュあるいはローカルメモリ を介したデータの授受により複数ループネスト間での データ転送の最小化が可能となる.

4.3 粗粒度タスクスケジューリング手法

粗粒度タスク並列処理では,複数のプロセッサエレメ ント(PE)から構成されるプロセッサグループ(PG) に割り当てられて実行される.本論文ではMTGがデー タ依存エッジのみを持つ場合にコンパイラがスタティッ クにMTのPGへの割り当てを決定することで実行時 スケジューリングオーバーヘッドを無くし,データ転 送と同期のオーバーヘッドを最小化することが可能で あるスタティックスケジューリングを用いた.本論文 ではETF/CP(Earliest Task First/Critical Path) 法に対してDLGに属するMTを同一のPGへの連 続割り当てを優先したマルチプロセッサスケジューリ ングアルゴリズムETF/CP considering DLG 法を適 用した.本論文では中粒度,近細粒度の並列性を利用 しないので以後 PGをPEとして表す.

5. 情報家電用マルチコア並列化 API を用い た FR1000, RP1 上での並列性能評価

本章では OSCAR 並列化コンパイラで並列性の抽 出が容易になるためのプログラム記述,本記述を用い たマルチメディアアプリケーションの OSCAR 並列 化コンパイラによる並列化,富士通 FR1000 マルチコ ア及びルネサス 日立 早大 RP1 マルチコア上での並 列性能評価について述べる.



図 6 OSCAR 並列化コンパイラ回打並列化ループ記述 Fig. 6 Loop Description for Parallelization by OSCAR Compiler

5.1 OSCAR コンパイラにおける並列化のための C 言語記述

本節では C 言語で記述されたプログラムに対して OSCAR コンパイラによる並列性抽出を容易にするた めの C 言語記述について述べる.制限事項として,解 析が困難であるポインタ・構造体利用の制限,再帰構 造の禁止等の制限を設け,また,関数呼び出しを含む ループにおいては図 6 に示す形式での記述を施して いる.図6の記述形式では,配列を多次元で宣言し, ループ内部における関数呼び出しの配列引数をある次 元をループインデックス変数で指定する.この記述に より,データが関数に対して配列次元の単位で渡され るため,ループイタレーション毎の配列アクセス範囲 の独立性が解析でき,ループ並列性抽出が容易となる.

5.2 評価対象マルチメディアアプリケーション

本論文ではマルチメディア処理として動画像処理に おける MPEG2 エンコード, MPEG2 デコード, 音声 処理における MP3 エンコード, 静止画処理における JPEG2000 エンコードを用いた. 各マルチメディアア プリケーションにおける OSCAR 並列化コンパイラ による並列化について述べる.

5.2.1 MPEG2 エンコード

MPEG2 エンコード処理は,動き推定,動き予測, DCT モード選択,データ変換,ビットストリーム出力, 逆量子化,逆データ変換の7つのステージからなる. MPEG2 で扱うデータ構造は階層的であり,上位階層 からビデオシーケンス,Group of Picture (GOP), ピクチャ,スライス,マクロブロック,ブロックとなっ ている.MPEG2 エンコードではGOP レベル,スラ イスレベル,マクロブロックレベルの並列性が存在す る.各レベルにおいて,ビットストリーム出力ステー ジにおいてはマクロブロック間のデータ依存が存在す るため,マクロブロック毎に逐次で処理を行う必要が ある.

図7の左に示すピクチャ単位の逐次プログラムの



図 7 MPEG2 エンコードの並列化 Fig. 7 Parallelization MPEG2 encode

u	sing I	Locality	Processing macroblocks in parallel					
PE0	MT1	MT25	MT5	MT29				
PE1	MT2	MT26	MT6	MT30				
PE2	MT3	MT27	§ MT7	MT31	NI (8)			
PE3	MT4	MT28	итв	MT32				
0.0	E+00							

図 8 MPEG2 エンコードの 4PE スケジューリング結果 Fig. 8 Scheduling Result of MPEG2 encode on 4PE

MTG が OSCAR 並列化コンパイラにより右に示すよ うにマクロブロック単位に分割され,並列性が抽出さ れた MTG となる様子を示す.図8に4PE でのスケ ジューリング結果を示す.図8では分割されたマクロ ブロック処理が同一 PE で連続実行されることによる データローカリティ最適化が行われていることを示す.

5.2.2 MPEG2 デコード

MPEG2 デコード処理は,可変長複合化,逆量子化, 逆量子化後の各係数値の制限処理,逆離散コサイン変 換,動き補償予測,足し合わせ処理の6つのステー ジからなる.MPEG2 デコード処理ではスライスレベ ルの並列性とスライス処理内部でのマクロプロックレ ベルの並列性が存在する.本論文では並列性向上のた めにスライスに対する可変長復号化処理中のスライス ヘッダの検出処理を分割するプレスキャニング手法を 適用した¹¹⁾.プレスキャニング手法ではビットスト リームを先頭から走査するためにスライス毎に逐次で 処理を行う必要がある.

図9の左に示すピクチャ単位とスライス単位での逐次プログラムの MTG が OSCAR 並列化コンパイラ により右に示すようにピクチャ単位の処理がスライス 単位の処理に分割され,内部階層においてはスライス 単位の処理がマクロブロック単位の処理に分割され,



図 9 MPEG2 デコードの並列化 Fig. 9 Parallelization MPEG2 decode



図 10 MPEG2 デコードの 4PE スケジューリング結果 Fig. 10 Scheduling Result of MPEG2 decode on 4PE

並列性が抽出された MTG となる様子を示す.図10 に4PE でのスケジューリング結果を示す.図10では 分割されたスライス処理が同一PE で連続実行される ことによるデータローカリティ最適化が行われ,スラ イス処理の内部階層では分割されたマクロブロック処 理が連続実行されることによるデータローカリティ最 適化が行われていることを示す.

5.2.3 MP3 エンコード

MP3 エンコード処理は,サブバンド分析,心理聴 覚分析,変形離散コサイン変換,非線形量子化,ハフ マン符号化の5つのステージからなる.MP3で扱う データ構造は階層的であり,上位階層からフレーム, グラニュール,サンプルとなっている.MP3 エンコー ド処理ではフレームレベルの並列性が存在する.ただ し,心理聴覚分析,変形離散コサイン変換においてフ レーム間でのデータ依存が存在するため,フレーム毎 に逐次で処理を行う必要がある.

図 11 の左に示す複数フレーム単位での逐次プログ ラムの MTG が OSCAR 並列化コンパイラにより右 に示すようなフレーム単位の処理に分割され並列性が 抽出された MTG となる様子を示す.図 12 に 4PE でのスケジューリング結果を示す.図 12 では分割さ



図 11 MP3 エンコードの並列化 Fig. 11 Parallelization MP3 encode

using Loc	ality	Processing frames in parallel				
PE0 MT1	MT33	МТ5	МТ37			
PE1 MT2	MT34	МТ6 ₿	MT38			
РЕ2 МТЗ	MT35	MT7	МТ39			
PE3 MT4	MT36	МТ8	MT40			
0.0E+00			TIME [s]			

図 12 MP3 エンコードの 4PE スケジューリング結果 Fig. 12 Scheduling Result of MP3 encode on 4PE

れたフレーム処理が同一 PE で連続実行されることに よるデータローカリティ最適化が行われていることを 示す.

5.2.4 JPEG 2000 エンコード

JPEG 2000 エンコード処理は, DC レベル変換, 離散ウェーブレット変換(DWT),スカラ量子化, EBCOT (Embedded Block Coding with Optimized Truncation)符号化の4つのステージからなる.JPEG 2000 エンコードで扱うデータ構造として, DWT 後 に生成される2次元画像中の矩形領域であるサブバ ンド, サブバンド内を最大 64x64 ピクセルで分割し たコードブロックが存在する . JPEG 2000 エンコー ドでは DC レベル変換, DWT では画像の縦方向, 横 方向の並列性が存在し,スカラ量子化,EBCOT符号 化ではコードブロック単位の並列性が存在する.ただ し, DWT においては縦方向, 横方向の処理間では転 置転送の形でデータ転送が発生する.また,スカラ量 子化は各サブバンドに対して行う処理であるがコード ブロックがサブバンド境界を越えて生成されないため コードブロック単位で処理を行うことが可能となる.

図 13 の左に示すピクチャ全体の逐次プログラムの MTG が OSCAR 並列化コンパイラにより右に示す ようにピクチャ全体の処理が DC レベル変換, DWT における縦方向あるいは横方向の処理に分割され, ス



図 13 JPEG 2000 エンコードの並列化 Fig. 13 Parallelization JPEG 2000 encode

Processing some lines and codeblocks in parallel

PE0	MIS MT31 MT331 MT38 MT38	MT35 MT36	T42	MT39
PE1	MT30 MT30 MT32	MT37	MT43	3
PE2	MT29 MT29 MT34	MT41	MT4	0
PE3	MIS MIS MISS MISS MISS MISS MISS MISS	MT38	MT4	4
0.	0E+00			TIME [s]

図 14 JPEG 2000 エンコードの 4PE スケジューリング結果 Fig. 14 Scheduling Result of JPEG 2000 encode on 4PE

カラ量子化, EBCOT 符号化においてはコードブロッ ク単位の処理に分割され,並列性が抽出された MTG となる様子を示す.図14に4PE でのスケジューリン グ結果を示す.図14 では画像の縦方向あるいは横方 向単位の処理とコードブロック単位の処理間での並列 処理が行われていることを示す.

5.3 並列性能評価条件

評価には,第5.2節で説明した4つのマルチメディ アアプリケーションを, MPEG2 エンコード・デコード はMediaBench¹²⁾, MP3エンコードはUZURA MP3 encoder¹³⁾, JPEG 2000 エンコードは JJ2000¹⁴⁾ を参 照実装してそれぞれ使用した.これらのプログラムを 第5.1節で示した C 言語記述により修正した.ただし, FR1000 マルチコアでは倍精度浮動小数点演算をソフ トウェアにより実装しているため, MPEG2 エンコー ドプログラムでは DCT を Intel アプリケーションノー ト 922¹⁵⁾ を参照実装したプログラムを用いた.処理パ ラメータは参照元プログラムにおけるデフォルトパラ メータを使用した.本評価では入力データは MPEG2 エンコードでは 30 フレームの SIF (352x240) サイズ の動画を, MPEG2 デコードでは 30 フレームの SIF (352x240)サイズの圧縮されたストリームデータを, MP3 エンコードでは 32 フレームのステレオ PCM を, JPEG 2000 エンコードでは 400x300 ピクセルの

カラー画像をそれぞれ用い,プログラム開始時に集中 共有メモリ上に存在しているという想定で行った.

ただし, JPEG 2000 エンコード評価においては実 行時の処理コストを OSCAR 並列化コンパイラにお ける粗粒度タスクスケジューリング時に用いた.

5.4 富士通 FR1000 マルチコア上での性能評価 図15 に FR1000 マルチコア上での評価結果を示す. 本評価では API 解釈系と gcc コンパイラを用い,最 適化オプションとして O3 を指定した. API を用いて 同期変数を WorkRAM に配置し, CSM のバンク構 成を考慮せず生成したコード(同一バンク), API を 用いて同期変数を WorkRAM に配置し, CSM のバ ンク構成を考慮して生成したコード(バンク分け)の 評価を行った.ただし, MP3 エンコードに対しては 用いた gcc コンパイラの動作不良により最適化レベル を O0 として評価を行った.

OSCAR 並列化コンパイラによる情報家電用マルチ コア並列化 APIを用いた 4PE での並列処理では,1PE に対して MPEG2 エンコードでは 3.76 倍, MPEG2 デコードでは 2.08 倍, MP3 エンコードでは 3.75 倍, JPEG 2000 エンコードでは 3.47 倍の並列処理性能 が得られた.本評価では CSM のバンク構成を考慮す ることにより並列性能の向上を得ることができた.た だし,MP3 エンコード,JPEG 2000 エンコードにお いてバンク構成を考慮することによる性能向上が多く 見られないのは,メモリアクセスと比較して倍精度浮 動小数点演算による演算処理コストが多いために相対 的にメモリアクセスオーバヘッドが低いためと考えら れる.

5.5 ルネサス 日立 早大 RP1 マルチコア上での 性能評価



図 16 に RP1 マルチコア上での評価結果を示す.

図 15 富士通 FR1000 マルチコア上での並列処理性能 Fig.15 Evaluation Result on FR1000 Multicore

RP1 マルチコアでは SMP モードにおいて API 解釈 系と SH 用最適化コンパイラである SH C コンパイラ を用い, SMP 用コードの評価を行った.

OSCAR 並列化コンパイラによる情報家電用マルチ コア並列化 APIを用いた 4PE での並列処理では,1PE に対して MPEG2 エンコードでは 3.35 倍, MPEG2 デコードでは 3.24 倍, MP3 エンコードでは 3.50 倍, JPEG 2000 エンコードでは 3.17 倍の並列処理性能 が得られた.SMP モードを持つ RP1 マルチコアで は SMP 用コードにおいて並列性能が得られているが, JPEG 2000 エンコードの 3PE 処理時の並列性能の鈍 化はループの分割数による負荷の不均衡によるものと 考えられる.

6. ま と め

本論文では、情報家電用マルチコア並列化 API を用いて, OSCAR 並列化コンパイラによる富士通 FR1000 マルチコア及びルネサステクノロジ,日立製 作所, 早稲田大学共同開発 RP1 マルチコア上での並 列性能評価をマルチメディア処理を対象として行った. FR1000 マルチコアでは 4PE 処理時に 1PE に対して MPEG2 エンコードでは 3.76 倍, MPEG2 デコード では 2.08 倍, MP3 エンコードでは 3.75 倍, JPEG 2000 エンコードでは 3.47 倍の並列処理性能が得ら れ, RP1 マルチコアでは 4PE 処理時に 1PE に対し て MPEG2 エンコードでは 3.35 倍, MPEG2 デコー ドでは 3.24 倍, MP3 エンコードでは 3.50 倍, JPEG 2000 エンコードでは 3.17 倍の並列処理性能が得られ た.この結果から本 API により OSCAR 並列化コン パイラを用いて異なるプロセッサコアを持つマルチコ ア上での並列化を行えることが確かめられた.

謝辞 本研究の一部は NEDO"リアルタイム情報家 電用マルチコア技術", NEDO"先進ヘテロジニアスマ ルチプロセッサ技術"及び NEDO"情報家電用ヘテロ



図 16 ルネサス 日立 早大 RP1 マルチコア上での並列処理性能 Fig. 16 Evaluation Result on RP1 Multicore

ジニアスマルチコア技術"の支援により行われた.

参考文献

- Pham, D. et al.: The Design and Implementation of a First-Generation CELL Processor, In Proceeding of the IEEE International Solid-State Circuits Conference (2005).
- Cornish, J.: Balanced Energy Optimization, International Symposium on Low Power Electronics and Design (2004).
- Suga, A. et al.: FR-V Single-Chip Multicore Processor:FR1000, *Fujitsu Sci Tech J*, Vol. 42, No. 2, pp. 190–199 (2006).
- 4) 木村浩三ほか: デジタル家電統合プラットフォーム UniPhier におけるメディアプロセッサ, DA シンポジウム (2005).
- 5) Kamei, T.: SH-X3 : An Enhanced SuperH Core for Low-power MP Systems, *Fall Microprocessor Forum 2006* (2006).
- The Multicore ASSOCIATION: http://www. multicore-association.org/.
- 7) 木村啓二ほか: シングルチップマルチプロセッサ 上での近細粒度並列処理,情報処理学会論文誌, Vol. 40, No. 5 (1999).
- 8) Kimura, K. et al.: Multigrain Parallel Processing on Compiler Cooperative Chip Multiprocessor, Proc. of 9th Workshop on Interaction between Compilers and Computer Architectures (INTERACT-9) (2005).
- 9) OpenMP Application Program Interface Version 2.5 (2005).
- 10) 石坂一久ほか: 共有メモリマルチプロセッサ上でのキャッシュ最適化を考慮した粗粒度タスク並列処理,情報処理学会論文誌, Vol. 43, No. 4 (2002).
- Iwata, E. et al.: Exploiting Coarse-Grain Parallelism in the MPEG-2 Algorithm, *Technical Report CSL-TR-98-771* (1998).
- 12) C. Lee et al.: MediaBench: A Tool for Evaluating and Synthesizing Multimedia and Communications Systems, 30th International Symposium on Microarchitecture (MICRO-30) (1997).
- 13) UZURA3:MPEG1/LayerIII Encoder in FOR-TRAN90. http://members.at.infoseek.co.jp/ kitaurawa/index_e.html.
- 14) R Grosbois et al.: http://jj2000.epfl.ch/.
- 15) Intel: A Fast Precise Implementation of 8x8 Discrete Consine Transform Using the Streaming SIMD Extensions and MMX Instructions (1999). AP-922, Order Number 742474-001.